SOI晶圓（絕緣體上矽）
工程化三層基板 — 裝置矽層位於埋層氧化物之上、支撐晶圓之上。Smart Cut、BESOI、SIMOX和ELTRAN技術，用於RF-SOI、FD-SOI CMOS、MEMS感測器、矽光子學和電源管理IC。200mm和300mm直徑，可自訂BOX和裝置層規格。
什麼是 SOI？
絕緣體上矽（SOI）是一種工程基板技術，其中薄的單晶矽元件層透過埋入氧化層（BOX）— 通常為熱氧化 SiO₂ — 與塊狀矽承載晶圓電性隔離。此三層架構消除了塊狀 CMOS 中固有的寄生接面電容，在速度、功率效率、雜訊隔離、耐輻射性與高溫運作方面帶來顯著優勢。
SOI 技術已從 1990 年代國防與航太領域的利基基板，演進為每年驅動超過 15 億個 RF 前端模組的主流平台，其中 RF-SOI 在智慧型手機開關與天線調諧器市場佔有率超過 85%。FD-SOI 在先進 CMOS 節點的出現，進一步將 SOI 的應用拓展至邊緣 AI、車用微控制器與 5G 基礎設施 — 這些全都仰賴透過背閘偏壓動態調整電晶體臨界電壓的獨特能力。
在 GINECHIP，我們採購以全部四種成熟方法製造的 SOI 晶圓 — Smart Cut（Soitec）、BESOI、SIMOX 與 ELTRAN — 涵蓋 200mm 與 300mm 直徑，並可依需求指定元件層與 BOX 規格。每一批均附完整計量數據：橫截面 TEM、光譜橢圓偏光、AFM 粗糙度與 SRP 電阻率輪廓分析。
SOI 材料堆疊架構
主動元件製作於其上的單晶矽薄膜。電阻率與摻雜可依您的製程需求調整。
高品質熱生長二氧化矽，提供電性隔離、耐輻射性，以及 MEMS 釋放製程所需的蝕刻停止精確度。
機械支撐基板。提供標準電阻率或高電阻率（>3 kΩ·cm），可選配 Trap-Rich 層以提升 RF 效能。
SOI 製造技術
四種不同的製造方法可生產 SOI 基板，各自在元件層品質、成本與可擴展性上有不同的取捨。我們的供應鏈涵蓋全部四種技術，因此能為您的應用、產量與預算推薦最合適的方案。
Smart Cut
Soitec 專有製程，採用氫離子佈植與晶圓剝離
佈植的氫形成埋入的剝離面；熱活化使晶圓沿該面分離。轉移的元件層繼承供體晶圓的晶體品質。分離後的供體可回收再利用，降低成本。此為全球 SOI 市場的主流技術（市佔率 >90%）。
BESOI
鍵合與回蝕 SOI — 直接晶圓鍵合搭配機械減薄
兩片已氧化的晶圓在室溫下正面對正面鍵合，隨後退火以強化鍵合。元件晶圓經研磨與拋光至目標厚度。非常適合 Smart Cut 無法達到的厚元件層。
SIMOX
氧離子佈植分離（SIMOX）— 高劑量氧佈植
高劑量氧離子佈植至矽晶圓中；高溫退火在表面下方形成化學計量的 SiO₂ 層。可產生最薄且最均勻的 BOX 層。在歷史上對抗輻射 SOI CMOS 具有重要意義。
ELTRAN
磊晶層轉移（ELTRAN）— 多孔矽剝離製程（Canon）
生長於多孔矽上的磊晶矽鍵合至已氧化的承載晶圓。水刀沿機械強度較弱的多孔層將結構分離。磊晶元件層具備優異的晶體品質與低缺陷密度。
提升 RF 效能的承載晶圓選項
承載晶圓的電性會深刻影響高頻元件的效能 — 特別是 RF-SOI 開關與 5G/mmWave LNA，其中基板耦合寄生效應可能主導插入損耗與諧波失真。
標準電阻率
10–30 Ω·cm，p 型摻硼。成本最低，適用於寄生基板耦合不關鍵的 DC 與低頻應用。
高電阻率（HR-Si）
>3 kΩ·cm，p 型。降低基板引起的插入損耗與串擾。為 4G/LTE RF-SOI 前端開關的最低規格。
Trap-Rich HR-Si
>3 kΩ·cm，配備多晶矽或非晶矽陷阱層。抑制會在高頻下降低有效電阻率的寄生表面傳導通道。為 5G sub-6GHz 與 mmWave 的必備條件。
技術規格
| 參數 | 可用範圍／數值 |
|---|---|
| Device Layer Thickness | 50nm – 100μm (tolerance ±5% or better) |
| Device Layer Resistivity | 0.001 – 10,000 Ω·cm (P-type / N-type) |
| Device Layer Orientation | 〈100〉, 〈111〉, 〈110〉 (off-cut on request) |
| BOX Thickness | 100nm – 2μm thermal SiO₂ (up to 4μm custom) |
| BOX Uniformity | ±1% within-wafer, ±2% wafer-to-wafer (Std Dev) |
| Handle Wafer Diameter | 200mm (8″), 300mm (12″) |
| Handle Wafer Type | Standard, High-Resistivity (>3kΩ·cm), Trap-Rich HR-Si |
| Manufacturing Method | Smart Cut (Soitec), BESOI, SIMOX, ELTRAN |
| TTV / Bow / Warp | As low as < 3μm TTV, < 10μm Bow, < 15μm Warp |
| Surface Roughness (RMS) | < 0.2nm (AFM, 1×1μm scan) — Epi-Ready |
| Particle Specification | ≤ 10 particles @ 0.2μm (SEMI M53 compliant) |
應用與市場區隔
RF Front-End Modules
RF-SOI switches, LNAs, and antenna tuners for 4G/5G smartphones, WiFi 6E/7, and IoT connectivity. Low insertion loss and high linearity over 6 GHz.
FD-SOI CMOS
Fully Depleted SOI for ultra-low-power digital logic at 28nm, 22nm, and 18nm nodes. Back-bias capability enables dynamic Vt tuning for IoT and edge AI processors.
Power Management ICs
BCD-SOI technology for automotive, industrial, and consumer PMICs. High-voltage isolation up to 200V with reduced parasitic capacitance.
MEMS Sensors & Actuators
Precision MEMS structures using the device layer as a mechanical element. Accelerometers, gyroscopes, pressure sensors, micro-mirrors, and RF-MEMS resonators.
Silicon Photonics
SOI waveguides and photonic integrated circuits (PICs) for datacom transceivers, LIDAR beam steering, and quantum photonics. High-index-contrast optical confinement.
Radiation-Hardened Electronics
SOI substrates for space, aerospace, and nuclear applications. Inherent latch-up immunity and reduced single-event effects from the insulating BOX layer.
High-Temperature Electronics
SOI circuits operating above 225°C for downhole drilling, automotive engine compartments, and geothermal monitoring — where bulk CMOS fails.
Power SOI & LDMOS
High-voltage LDMOS transistors on SOI for base station power amplifiers, ENVELOPE tracking, and industrial motor drives. Superior isolation and thermal management.
計量與品質保證
每一批 SOI 晶圓均在我們通過 ISO 9001:2015 認證的合作廠區接受嚴謹的多技術表徵程序。每次出貨均隨附完整的分析證書（CoA）。
需要適用於您製程的 SOI 晶圓嗎？
請指定您的元件層厚度、BOX 厚度、承載晶圓電阻率、直徑與數量 — 我們的 SOI 基板專家將在 24 小時內提供包含計量數據與交期的詳細報價。