基板
MEMS 製程
晶圓再生
配件耗材
應用領域 & 資源
商店 關於我們
8 Process Modules核心能力
Class 5 CleanroomISO 等級
Fragment–300mm晶圓尺寸
R&D to Pilot產量彈性

概述

在多個供應商之間管理MEMS或半導體製造流程會帶來顯著的複雜性:每個供應商的製程驗證、晶圓物流和運輸延遲、製程步驟之間的界面兼容性風險以及不一致的品質文件。GINECHIP的整合製程服務模式將這個多供應商的供應鏈整合為單一、無縫的工作流程。

我們的八個核心製程模組——薄膜沉積、光刻、DRIE蝕刻、晶圓鍵合、晶圓凸塊、晶圓再生、濕式/氣相蝕刻和CMP——在ISO Class 5無塵室條件下,於單一品質管理體系下運行。這實現了縮短週期時間(無供應商間運輸)、單一來源責任制(一份涵蓋整個製程流程的合格證書)以及最佳化的製程整合(我們的工程師確保每個步驟與下游要求相容)。

製程模組

薄膜沉積

為MEMS和半導體晶圓提供完整的薄膜沉積服務。PVD濺鍍(DC、RF、磁控、反應式)、電子束和熱蒸鍍、PECVD、LPCVD、ALD和電鍍。金屬(Al、Ti、Au、Pt、Cu、Cr、Ni)、介電材料(SiO₂、Si₃N₄、Al₂O₃、HfO₂)、半導體(多晶矽、非晶矽)和聚合物(聚酰亞胺、BCB、聚對二甲苯)。

PVD, CVD, ALD, ECD1nm–100μm thicknessMetals, dielectrics, polymers100mm–300mm wafers

光刻

使用五種不同的曝光技術進行精密晶圓圖案化。接觸式和接近式光刻(0.5–5μm)、i-line投影步進機(0.35μm)、無掩模激光直寫(0.6μm)和納米壓印光刻(< 50nm)。完整的光阻處理,包括塗佈、軟烤/硬烤、顯影和去殘膠。雙面對準能力。

5 technologies0.35μm resolution (stepper)Maskless direct write optionDouble-side alignment

DRIE — 深反應離子蝕刻

通過Bosch製程(SF₆/C₄F₈交替循環)進行高深寬比矽蝕刻,用於MEMS結構。深寬比超過30:1,具有垂直側壁輪廓(89° ± 0.5°)。用於TSV和薄膜釋放的穿透晶圓蝕刻。可提供低溫和非Bosch製程,用於光滑側壁應用。

Aspect ratio > 30:1Through-wafer capabilitySOI device layer releaseScallop control < 50nm

晶圓鍵合

用於MEMS封裝和3D堆疊的永久性和臨時性晶圓鍵合技術。陽極鍵合(Si-玻璃,300–500°C)、熔融鍵合(Si-Si、Si-SiO₂,高溫退火)、共晶鍵合(Au-Si 363°C、AuSn 280°C)、黏著鍵合(BCB、SU-8、環氧樹脂)。用於真空封裝器件的晶圓級氣密封裝。

Anodic, fusion, eutectic, adhesiveWafer-level hermetic sealVacuum < 1 mTorr achievableAlignment accuracy < 2μm

晶圓凸塊與UBM

用於倒裝晶片和3D堆疊的晶圓級互連形成。焊料凸塊(SnAg、SAC、AuSn)、銅柱(20–80μm間距)、金柱凸塊(無助焊劑、清潔製程)和微凸塊(10–55μm間距)。完整的UBM金屬化疊層:Ti/Cu、TiW/Cu、Cr/CrCu/Cu、化學鍍Ni/Au。

Solder, Cu pillar, Au studPitch: 10μm–400μm6 standard UBM stacksAOI + shear testing

晶圓再生與再加工

將使用過的測試和監控晶圓恢復至原始級表面品質。薄膜的選擇性化學剝離(氧化物、氮化物、金屬、光阻)、CMP重新拋光至Ra < 0.5nm,以及完整的計量重新認證。矽、SOI、玻璃和GaAs基板,最大300mm。降低晶圓採購成本最高達70%。

Up to 70% cost savings3–5 reclaim cycles typicalRa < 0.5nm post-polishSi, SOI, glass, GaAs

濕式與氣相蝕刻

用於MEMS結構釋放和表面準備的各向同性和各向異性化學蝕刻。KOH(各向異性Si,〈111〉蝕刻停止)、TMAH(CMOS相容)、BOE/HF(氧化物蝕刻和犧牲釋放)、H₃PO₄(氮化物剝離)。HF氣相蝕刻用於懸浮微結構的無粘附犧牲氧化層釋放。可提供臨界點乾燥(CPD)。

KOH, TMAH, BOE/HF, H₃PO₄HF vapor (stiction-free)CPD drying availableSelectivity > 100:1 (some pairs)

CMP — 化學機械拋光

用於多層MEMS結構的平坦化和表面處理。氧化物CMP(ILD平坦化)、鎢CMP(導孔栓塞)、銅CMP(鑲嵌RDL)和矽CMP(表面準備)。亞納米RMS表面光潔度,具有嚴格的晶圓內均勻性(< 2% 1σ)。

Oxide, W, Cu, Si CMPRa < 0.5nm achievableWIW uniformity < 2%Post-CMP clean (brush + mega)

晶圓廠能力一覽

能力領域詳細說明
Cleanroom ClassISO Class 5 (Class 100) for lithography; ISO Class 6 (Class 1,000) for wet processing and CMP
Wafer SizesFragments, 100mm (4″), 150mm (6″), 200mm (8″), 300mm (12″). Multi-size cassette compatibility.
Substrate MaterialsSilicon (CZ, FZ, all grades), SOI, glass (fused silica, borosilicate, quartz), GaAs, InP, SiC, sapphire, ceramics
Metrology SuiteSEM, AFM, spectroscopic ellipsometry, 4-point probe, optical profilometry, laser surface scanner, XRD, contact angle goniometer
Data FormatsGDSII, OASIS, DXF, CIF for lithography. Standardized process travelers with full lot traceability.
Process ControlSPC (statistical process control) on critical parameters. Run-to-run thickness and CD control. Monthly process capability reports.
CertificationsISO 9001:2015 certified quality management. SEMI Standards compliance. ITAR registered for defense-related work.
Volume CapabilitySingle-wafer R&amp;D up to pilot production volumes (hundreds of wafers/month). Flexible scheduling for academic and startup timelines.

端到端製程整合

GINECHIP與單一製程供應商的區別在於,我們能夠將多步驟、多模組的製程流程作為整合服務進行管理。一個典型的MEMS加速度計製造流程——例如——可能包括:基板準備(Si或SOI晶圓供應)→ PVD電極沉積(Ti/Au)→ 光刻(梳狀驅動圖案化)→ DRIE(矽蝕刻以釋放檢測質量)→ 濕式蝕刻(犧牲氧化層去除 + CPD)→ 晶圓鍵合(帶TSV饋通的密封蓋封裝)→ 晶圓級電性測試 → 切割。

客戶無需管理分佈在三個國家的五個不同供應商,而是獲得單一項目計劃、單一製程流程單和單一合格證書。我們的製程工程師充當您的虛擬晶圓廠整合團隊——預測界面問題、整體優化製程參數,並交付可直接進行封裝和測試的成品器件。

客製化製程開發

並非每個製程步驟都是現成的。對於開發具有獨特材料堆疊、非標準幾何形狀或新興製程要求的新型MEMS器件的客戶,我們提供客製化製程開發服務。這包括:實驗設計(DOE)以優化各個製程參數、分批處理以進行A/B比較、製程窗口表徵(中心點和窗口邊緣驗證),以及用於技術轉移到量產的完整製程文檔。

從原型到量產

我們的製程服務旨在與您一起擴展。從單晶圓工程運行開始,用於可行性演示和設計驗證。進入小批量原型製作(5–25片晶圓)以進行良率優化和可靠性測試。過渡到試生產(50–200片晶圓/月),採用SPC控制的製程和已建立的基準良率。在整個過程中,製程參數和品質規格保持一致——消除了在開發和生產階段之間更換供應商時經常伴隨的昂貴重新驗證。

準備好簡化您的製程流程了嗎?

分享您的製程序列、晶圓規格和目標產量——我們的工程團隊將設計整合製程計劃並在24小時內提供全面報價。

ISO 9001:2015 Class 5 無塵室 ITAR 註冊 單一來源