TEOS 氧化硅镀膜片
提供从低温到高温的 TEOS SiO₂ 薄膜，具备可控 <strong>厚度</strong>、<strong>晶圆内均匀度</strong>与可调 <strong>应力</strong>。适用于 Prime CZ Si (100)/(111)，覆盖 MEMS、IMD、深蚀刻硬掩模以及光波导集成应用。
产品概述
GINECHIP 提供 TEOS 氧化硅镀膜片，采用 TEOS PECVD（350–400°C）或 TEOS LPCVD（700–720°C）沉积 SiO₂ 薄膜。面向 厚度、介电性能以及可量产的表面质量（RMS 粗糙度 < 0.5 nm）进行严格控制。
100–300mm 规格提供 Prime CZ Si (100) 或 (111) 基板。SiO₂ 厚度覆盖 <strong>50 nm–10 μm</strong>，公差 ±5%；折射率稳定在 <strong>1.46 ± 0.005 @ 633 nm</strong>，便于光学堆栈一致性与计量数据关联。
核心优势：<strong>可调应力</strong>，同时兼顾优异的厚度控制与低粗糙度——适用于 MEMS 与 IMD 堆叠。
沉积方式
根据你的热预算与共形性需求选择工艺窗口。GINECHIP 支持通过 PECVD 与 LPCVD TEOS 沉积 TEOS SiO₂，提供应力工程能力，并具备可靠的计量关联。
PECVD TEOS
PECVD TEOS（低温等离子体增强）
使用 TEOS 前驅物在 350–400°C 下進行的電漿增強化學氣相沉積。電漿能量解離前驅物分子，使沉積溫度遠低於熱 CVD。可產生具優異階梯覆蓋、保形性與可控應力（壓縮或拉伸）的薄膜。是熱預算限制不允許高溫製程時，金屬間介電層、鈍化層與 MEMS 犧牲層的業界標準。
LPCVD TEOS
LPCVD TEOS（高密度热壁炉管）
在熱壁爐管中以 700–720°C 使用 TEOS 的低壓化學氣相沉積。運作於表面反應限制區間，可獲得卓越的晶圓內與晶圓間均勻度。相較於 PECVD 薄膜，可產生更高密度、更低濕式蝕刻速率與更優異電性的薄膜。在熱預算允許時，是硬遮罩、閘極間隙壁與需要最高薄膜品質應用的理想選擇。
关键特性
以稳定的光学与电学性能满足制程需求：折射率 <strong>n = 1.46 ± 0.005 @ 633 nm</strong>。TEOS SiO₂ 薄膜提供 <strong>介电强度 > 8 MV/cm</strong> 与 <strong>击穿电压 > 400 V / 1 μm</strong>，用于层间介质(IMD)、栅极间隔层与封装钝化等应用可维持可靠绝缘。
以关键品质指标稳定控制薄膜：薄膜厚度 50 nm–10 μm（±5%）；晶圆内均匀度 ±2%（200mm） / ±3%（300mm）。应力可调 <100 MPa（压缩/拉伸；PECVD −200~+100 MPa，LPCVD −300~0 MPa）。在 6:1 BOE 下的蚀刻率为 PECVD 20–80 nm/min / LPCVD 10–30 nm/min；表面 RMS 粗糙度 < 0.5 nm，有助于获得干净界面。
品質與計量
每次出货皆可提供批次层级的计量数据，协助您验证入料薄膜表现。重点指标包含 <strong>厚度（±5%）</strong>、折射率 <strong>1.46 ± 0.005 @633 nm</strong>、均匀度 <strong>±2%（200mm）/ ±3%（300mm）</strong>、片间重复性 <strong>±3%</strong>、应力（<strong><100 MPa</strong>）以及 <strong>RMS 粗糙度 < 0.5 nm</strong> 等。
TEOS 氧化硅晶圆采用真空密封并于 Class 100 洁净室包装，以降低污染风险。密封形式有助于在储存与线间转运过程维持稳定的可控状态，适用于 MEMS 牺牲层、IMD 以及光子/深蚀刻硬掩模等制程。
定制与订购
依据您的制程需求选择合适的基板堆叠：采用 <strong>100–300 mm</strong> 规格的 prime CZ Si 基板，支持 <strong>SSP/DSP</strong> 与 <strong>(100)/(111)</strong> 晶向。TEOS SiO₂ 沉积可在 <strong>TEOS PECVD（350–400°C）</strong> 或 <strong>LPCVD TEOS（700–720°C）</strong> 之间选择，薄膜 <strong>厚度 50 nm–10 μm（±5%）</strong>，并将应力调整至 <strong><100 MPa</strong>（PECVD −200~+100 MPa；LPCVD −300~0 MPa）。
交期与订购数量会依据您所要求的尺寸、厚度、应力目标与沉积方式（PECVD 350–400°C 或 LPCVD 700–720°C）进行确认。为便于生产规划，GINECHIP 将在报价您的确切配置时提供可行性评估与 <strong>最小起订量</strong> 建议。
技術規格
| 參數 | 規格值 |
|---|---|
| 基礎基板 | Prime CZ Si, 100mm–300mm, SSP/DSP, (100) or (111) |
| 塗層材料 | SiO₂ via TEOS PECVD |
| 沉積方法 | PECVD (350–400°C), LPCVD TEOS (700–720°C) option |
| 厚度範圍 | 50nm–10μm, ±5% tolerance |
| 折射率 | 1.46 ± 0.005 @ 633nm |
| 晶圓內均勻度 | ±2% for 200mm, ±3% for 300mm |
| 晶圓對晶圓再現性 | ±3% |
| 應力 | Compressive or tensile, tunable; < 100 MPa as-deposited |
| 6:1 BOE 中的蝕刻速率 | PECVD: ~20–80 nm/min; LPCVD: ~10–30 nm/min |
| 介電強度 | > 8 MV/cm |
| 擊穿電壓 | > 400V for 1μm film |
| 表面粗糙度 | RMS < 0.5nm |
| 膜密度 | 2.1–2.2 g/cm³ |
| FTIR 特徵 | Si-O-Si stretching at 1080 cm⁻¹ |
| 封裝 | Vacuum-sealed, single wafer cassette, Class 100 cleanroom |
應用領域
MEMS 犧牲層
TEOS PECVD 氧化層是表面微加工中的主導性犧牲材料。其相對於熱氧化層與氮化矽在 HF 蒸氣或 BOE 中的高蝕刻速率，可在不侵蝕結構層的情況下精確釋放懸浮微結構 — 加速度計質量塊、陀螺儀梳齒、壓力感測器振膜與微鏡鉸鏈。
金屬間介電層（IMD）
PECVD TEOS 薄膜在多層互連堆疊中作為相鄰金屬層之間的主要介電層。低沉積溫度可保護底層的鋁或銅金屬化，而優異的間隙填充特性可防止次微米間距、高深寬比溝槽中形成空洞。
深蝕刻用硬遮罩
LPCVD TEOS 薄膜為矽的深反應離子蝕刻（DRIE）提供緻密、無針孔的硬遮罩層。其相對於光阻在含氟化學品中的低蝕刻速率（6:1 BOE 中為 10–30 nm/min），可為穿矽通孔（TSV）與深度超過 300μm 的深 MEMS 結構實現高選擇比圖案轉移。
光波導
具精確控制折射率（1.46 ± 0.005）與厚度均勻性（±2%）的 TEOS SiO₂ 薄膜，構成平面光波電路（PLC）、陣列波導光柵（AWG）與矽光子中介層的核心層與包層。低光學損耗與對 CMOS 晶圓代工製程的相容性，使 TEOS 成為首選材料。
閘極間隙壁與側壁鈍化
LPCVD TEOS 廣泛用於在 CMOS 電晶體製造中形成自對準閘極間隙壁。高度保形的沉積可均勻塗覆垂直側壁，界定對先進節點短通道效應控制至關重要的輕摻雜汲極（LDD）與源／汲極植入偏移區域。
鈍化與封裝
PECVD TEOS 氧化層與氮化矽結合，形成穩固的多層鈍化堆疊，保護成品 IC 免受濕氣侵入、可移動離子污染與機械損傷。經應力工程設計的薄膜可防止切割與封裝期間的晶粒破裂，同時維持氣密封裝。
計量與品質管控
提供严谨的制程管控，结合 <strong>椭圆偏振测厚</strong>、<strong>FTIR</strong>验证与 <strong>应力监控</strong>（Stoney 公式）。表面与薄膜品质透过 <strong>AFM</strong> 确认，并搭配湿蚀刻率校准（6:1 BOE）、<strong>汞探针 CV/IV</strong>，以及 <strong>OES 在线等离子监控</strong>。颗粒洁净度使用 <strong>KLA-Tencor 颗粒检测（Class 100）</strong>进行检查。