基板
MEMS 製程
晶圓再生
配件耗材
資源
公司
商店
λ/4n(四分之一波長) 單層厚度
> 99% 典型反射率
Δn 可達 1.5 介電材料折射率差
SiO₂ / Ti₃O₅ GaN LED 疊層

概述

分散式布拉格反射鏡(DBR)是一種基於布拉格衍射原理設計的高效光學反射結構,由兩種不同折射率的材料週期性(如 ABABAB…)交替堆疊而成,如圖 1 所示。每層材料的厚度被精確控制——通常為目標波長在該材料中的四分之一,即 λ/4n——使設計波長的光在每個界面發生相長干涉,而其他波長因相位差被抵消。

由於每個界面都滿足相位條件,設計良好的疊層可達到極高的反射率——通常超過 99%——並可透過調整折射率差或層厚來改變中心波長與反射帶寬。

分散式布拉格反射鏡多層膜結構示意圖
Fig. 1分散式布拉格反射鏡多層膜結構示意圖

四分之一波長條件

每層的厚度 dᵢ 依下列布拉格反射關係式選定,使其光學厚度等於參考波長 λ 的四分之一。式中 nᵢ 為該層的折射率,因此物理厚度與折射率成反比:同一疊層中高折射率層比低折射率層更薄。

疊層中各層的四分之一波長厚度條件
Eq. 1疊層中各層的四分之一波長厚度條件

反射率、帶寬與中心波長

DBR 的反射率取決於兩種材料的折射率差與週期數:層數越多、重複週期越多,反射率越高,如圖 2 所示。

反射特性由下列關係式決定:nH、tH 為高折射率材料及其層厚,nL、tL 為低折射率材料及其層厚,λ0 為中心波長,Δλ0 為高反射帶寬,N 為週期數,R 為整體反射率,na、nb 為疊層兩側的折射率。選定材料並設定厚度、週期數等參數,即可針對光學系統需求設計出所需反射特性曲線的 DBR 多層膜結構。

層厚、週期數與反射率之間的設計關係式層厚、週期數與反射率之間的設計關係式
Eq. 2層厚、週期數與反射率之間的設計關係式
DBR 中反射率與波長的關係
Fig. 2DBR 中反射率與波長的關係

DBR 膜層材料選擇

用於製作 DBR 的材料有兩類:半導體材料和絕緣(介電)材料。

半導體材料

半導體材料做 DBR 時,其內部可以流通電流。但半導體材料的折射率差普遍較小,因此需要較多的層數才能達到較高的反射率。

若採用兩個能隙不同的半導體製作 DBR,兩者之間會產生導帶與價帶的偏移,形成阻止載流子流通的電性障壁,在 P-GaN 中尤其嚴重。摻雜雖可降低電阻,但同時也會增加光吸收。

絕緣體材料

絕緣體材料之間通常具有較大的折射率差,用較少的對數即可實現較高的反射率。SiO₂/TiO₂、SiO₂/Ta₂O₅ 等組合因折射率差大(Δn 可達 0.9–1.5)、製程成熟,成為主流選擇。

GaN 基 LED 的 DBR 反射層通常由 SiO₂(折射率 1.46)與 Ti₃O₅(折射率 2.35)組成。SiO₂ 因折射率很低而成為非常重要的薄膜材料:不易分解與吸收、散射性好、在 160–8000nm 透明,因此經常與 Ti₃O₅ 搭配使用。Ti₃O₅ 在多層膜中應用廣泛,其折射率高、在可見光區透明且非常堅硬。

半導體材料 折射率差小——需要較多週期
絕緣體材料 折射率差大——較少的對數即可
Fig. 3疊層對比:半導體 DBR 需要多層薄膜週期,介電 DBR 只需少數較厚的對數

GaN 基 LED DBR 反射層的作用

因為 GaN 外延層生長在藍寶石襯底上,而藍寶石襯底具有良好的透光性,外延層電致發光後,靠近藍寶石襯底一側的光會被封裝材料直接吸收掉。

增加分散式布拉格反射鏡後(如圖 4 所示),這部分光可以被反射出來,減少光子逃逸損耗,從而提高 LED 的發光效率。

LED 背面反射器示意圖
Fig. 4LED 背面反射器示意圖

GINECHIP 的 DBR 與光學鍍膜能力

GINECHIP 自有製程完成光學多層膜疊層,並與前後段的光刻、蝕刻、平坦化與鍵合製程整合,讓分散式布拉格反射鏡能在單一製程流程內完成設計、沉積與驗證,而不必在多個供應商之間拆分。

多層膜疊層沉積

以 PVD 濺鍍(DC、RF、磁控、反應式)、電子束與熱蒸鍍、PECVD、LPCVD、ALD 及電鍍製作介電與半導體多層膜疊層。

膜厚與光學控制

以監控晶圓進行光譜橢圓偏振與反射量測,讓四分之一波長厚度在晶圓內與批次間維持在目標值,並定期提供製程能力報告。

材料與基板

在矽、藍寶石、玻璃、石英、GaAs、SiC 與 GaN-on-sapphire 晶圓上沉積 SiO₂、TiO₂、Ta₂O₅、Ti₃O₅、Al₂O₃、HfO₂ 與 Si₃N₄ 薄膜。

圖案化與整合

以光刻、剝離、介電回蝕、CMP 平坦化與晶圓鍵合,將反射鏡納入完整的元件流程,而非孤立的鍍膜步驟。

量測與品質

每批均以 SEM、AFM、光譜橢圓偏振、光學輪廓儀、四點探針與 XRD 支援,並具備 ISO 9001:2015 認證、SEMI 標準合規與 ITAR 註冊。

產量與彈性

從單晶圓工程驗證到試產,支援碎片與 100mm 至 300mm 晶圓,並以單一合格證書涵蓋整個製程流程。

需要在晶圓上製作 DBR 薄膜疊層?

GINECHIP 以濺鍍、PECVD、ALD 與蒸鍍製作介電與半導體多層膜疊層,並提供線上厚度與光學量測,支援 100mm 至 300mm 的 LED、VCSEL 與光子元件晶圓。提供您的目標波長、反射率與帶寬,我們將進行製程評估。

ISO 9001:2015 Class 5 無塵室 單一來源