矽氮化物 (Si₃N₄)
帶有LPCVD或PECVD氮化矽(Si₃N₄)薄膜的矽晶圓 — 化學計量和低應力配方，20nm至2μm。高介電強度、優異的擴散阻擋層和選擇性蝕刻特性，用於MEMS、鈍化和硬遮罩應用。包含晶圓級橢偏儀和應力測量。
什麼是矽晶圓上的氮化矽？
氮化矽（Si₃N₄）是一種緻密、化學惰性的介電薄膜，透過化學氣相沉積（CVD）沉積於矽晶圓上。與藉由消耗基板成長的熱氧化 SiO₂ 不同，Si₃N₄ 是沉積薄膜——可獨立控制厚度、成分與應力。其卓越特性——擴散阻障效果、高介電強度、選擇性蝕刻抗性與可調機械應力——使其成為矽製程中僅次於 SiO₂ 的最萬用介電材料。
兩種主要的沉積途徑服務於不同的應用：約 820°C 的 LPCVD（低壓 CVD）可產生緻密、化學計量的 Si₃N₄，具備最高的耐化學性與最低的氫含量——是 MEMS 結構層與 KOH 硬遮罩的理想選擇。250–400°C 的 PECVD（電漿增強化學氣相沉積）則可在溫度敏感結構（金屬化後鈍化）上進行沉積，具有更高的沉積速率，並可透過 RF 功率與氣體比例調整，將應力從壓縮調至拉伸。
GINECHIP 供應 LPCVD 與 PECVD 氮化矽晶圓，提供化學計量（n ≈ 2.0）與低應力富矽（n ≈ 2.2–2.4）配方。所有批次均包含橢圓偏振厚度與折射率測繪、晶圓曲率應力量測，以及 BOE 蝕刻速率驗證。沉積設施通過 ISO 9001:2015 認證，具備完整可追溯性。
LPCVD 與 PECVD 氮化矽
在 LPCVD 與 PECVD 氮化矽之間做選擇，涉及薄膜品質、熱預算與機械應力之間的根本取捨。下表提供完整比較，以協助製程選擇。
| 屬性 | LPCVD (DCS/NH₃) | PECVD (SiH₄/NH₃) |
|---|---|---|
| 沉積溫度 | 780–850°C (typically 820°C) | 250–400°C |
| 薄膜密度 | 3.1 g/cm³（接近塊狀 Si₃N₄） | 2.4–2.8 g/cm³ (less dense) |
| 折射率 | 2.00 ± 0.02（化學計量） | 1.90–2.10（隨 SiH₄/NH₃ 比例變化） |
| 薄膜應力（化學計量） | 800–1200 MPa 拉伸 | –200 至 +200 MPa（可調壓縮至拉伸） |
| 低應力配方 | < 50 MPa tensile (Si-rich, n ≈ 2.2–2.4) | < 100 MPa（低 RF 雙頻） |
| 晶圓內均勻度 | ±2%（水平爐） | ±3–5%（平行板或 ICP 反應器） |
| 氫含量 | 1–3 at% (Si–H, N–H bonds) | 10–25 at%（高 Si–H、N–H 併入） |
| 蝕刻速率（5:1 BHF，25°C） | 0.5–1.5 nm/min (very low) | 20–200 nm/min（隨密度變化） |
| KOH 蝕刻選擇比（Si:Si₃N₄） | >1000:1（優異的遮罩） | 10:1 – 100:1 (porous, poor mask) |
| HF 抗性 | 優異（幾乎不受稀釋 HF 影響） | 差至中等 |
| 階梯覆蓋 / 保形性 | >95%（優異的保形性） | 60–85%（中等，側壁較薄） |
| 沉積速率 | 3–5 nm/min | 50–200 nm/min |
| 晶圓翹曲影響 | 對厚膜（>200nm）影響顯著 | 可控（低溫、應力可調） |
| 最適用於 | MEMS、硬遮罩、擴散阻障、CMP 停止層 | 鈍化、金屬間介電層、低溫封裝 |
Si₃N₄/Si 材料堆疊架構
沉積的氮化矽薄膜。緻密、化學惰性、優異的擴散阻障。提供化學計量（n=2.0）以獲得最大耐化學性，或富矽（n=2.2–2.4）以實現可控的低拉伸應力。
提供所有標準直徑與晶向的單晶矽基板。對於雙面拋光晶圓，可在兩面沉積氮化矽以平衡應力並最小化晶圓翹曲。
氮化矽的薄膜應力工程
控制 Si₃N₄ 薄膜的機械應力，對於 MEMS 結構完整性、厚膜防裂以及微影對準所需的晶圓翹曲管理至關重要。化學計量的 LPCVD Si₃N₄本質上具有高拉伸應力（800–1200 MPa），在裸矽上厚度超過約 200nm 的薄膜可能因此開裂。GINECHIP 提供兩種應力控制策略：
富矽 LPCVD 氮化矽
在 LPCVD 期間提高 DCS:NH₃ 氣體比例，可產生富矽的 SiNx 薄膜，折射率為 2.2–2.4，並將拉伸應力降至 < 50 MPa。這是 MEMS 薄膜與懸臂樑在平整度至關重要時的業界標準做法。
雙頻 PECVD
在 PECVD 中，離子轟擊（HF 功率）產生的壓縮應力，可與薄膜收縮（LF 功率）產生的拉伸應力相互平衡。雙頻反應器可獨立控制離子能量與自由基通量，在 300–400°C 下獲得 < 100 MPa 的薄膜。
應力消除退火
沉積後在 N₂ 環境中以 1000–1100°C 進行快速熱退火（RTA），可透過黏滯流動與氫脫附部分釋放 LPCVD 氮化矽中的拉伸應力，通常可將應力較沉積態降低 30–50%。
應用與市場區隔
MEMS Membranes & Structures
Low-stress LPCVD Si₃N₄ as free-standing membranes for pressure sensors, microphones, micro-hotplates, and AFM cantilevers. Stress-controlled films enable flat, crack-free membranes with diameters exceeding 1mm.
Final Passivation Layer
PECVD Si₃N₄ as the top-level hermetic passivation over completed ICs. Excellent Na⁺ and H₂O diffusion barrier protects underlying aluminum and copper metallization from corrosion and ionic contamination.
Hard Mask for Deep Etching
LPCVD Si₃N₄ hard mask for deep silicon etching (DRIE) and KOH/TMAH wet anisotropic etching. Etch selectivity of >1000:1 in KOH enables high-aspect-ratio structures for MEMS and 3D integration.
Diffusion Barrier
Dense LPCVD Si₃N₄ as a barrier against dopant diffusion, selective oxidation (LOCOS mask), and against mobile ion penetration (Na⁺, K⁺). Essential for reliable MOS device fabrication.
CMP Stop Layer
Si₃N₄ as a chemical-mechanical polishing stop in shallow trench isolation (STI) and damascene processes. High hardness and chemical resistance provide excellent polish selectivity against SiO₂ slurries.
Optical Waveguide Core
Stoichiometric Si₃N₄ as a low-loss waveguide core material for visible and near-IR photonic integrated circuits. Propagation loss < 0.1 dB/cm from 400nm to 1600nm with high Kerr nonlinearity.
Gate Dielectric (MIS/MNOS)
Ultra-thin Si₃N₄ as the charge-trapping layer in SONOS/MONOS non-volatile memory transistors and as a high-κ supplement in composite gate dielectric stacks for power devices.
Encapsulation & Barrier Coatings
Conformal PECVD Si₃N₄ encapsulation for optoelectronics (LEDs, laser facets), biomedical implant coatings, and anti-reflective coatings on solar cells. Excellent hermeticity with WVTR < 10⁻⁶ g/m²/day.
技術規格
| 參數 | 可用範圍 / 值 |
|---|---|
| Si₃N₄ Thickness Range | 20nm – 2μm (LPCVD); 50nm – 5μm (PECVD, on request) |
| Thickness Uniformity | ±2% within-wafer (LPCVD, Std Dev); ±3% (PECVD) |
| Refractive Index (n) | 2.00 ± 0.02 at 632.8nm (stoichiometric LPCVD Si₃N₄) |
| Dielectric Breakdown Strength | >10 MV/cm (LPCVD stoichiometric, 25°C) |
| Film Stress (LPCVD stoich.) | < 100 MPa tensile (as-deposited); adjustable via Si-rich formulation |
| Film Stress (Low-Stress) | < 50 MPa tensile (Si-rich LPCVD SiN<sub>x</sub>, n ≈ 2.2–2.4) |
| Wafer Diameters | 100mm (4″), 150mm (6″), 200mm (8″), 300mm (12″) |
| Wafer Orientations | 〈100〉, 〈111〉, 〈110〉 (double-side or single-side deposition) |
| Deposition Methods | LPCVD (820°C, DCS/NH₃), PECVD (250–400°C, SiH₄/NH₃/N₂) |
| KOH Etch Selectivity | >1000:1 Si:Si₃N₄ in 30% KOH at 80°C (LPCVD nitride) |
| TMAH Etch Selectivity | >5000:1 Si:Si₃N₄ in 25% TMAH at 80°C (LPCVD nitride) |
計量與品質保證
氮化矽薄膜品質透過針對 LPCVD 與 PECVD 薄膜最佳化的完整計量協定進行驗證。每批出貨均附完整分析證書（CoA）。
您的製程需要 Si₃N₄ 晶圓嗎？
請指定您的目標 Si₃N₄ 厚度、沉積方法（LPCVD 或 PECVD）、應力需求（化學計量或低應力）、晶圓直徑與數量——我們的介電薄膜專家將在 24 小時內提供詳細報價。