概述
矽穿孔（TSV）在矽晶圓或晶粒中形成垂直電氣連接，實現2D微縮已無法單獨達成的3D-IC堆疊與異質整合。GINECHIP的TSV製程涵蓋深反應離子蝕刻、介電襯層沉積、阻擋層/晶種金屬化，以及Cu或W通孔填充，支援via-first、via-middle和via-last三種整合方案。
每項TSV製程均經切面SEM空洞檢測、電氣連通性測試及CTE匹配填充驗證。我們支援直徑2μm至100μm、深寬比最高20:1的通孔，適用於100mm至300mm晶圓，並在ISO 9001認證的製程管控下進行。
製程模組
深反應離子蝕刻（DRIE）
採用Bosch製程的深矽蝕刻，以可控的側壁角度和最小的扇形紋路定義高深寬比通孔開口，為可靠的TSV互連奠定基礎。
介電質襯層
熱氧化或PECVD氧化物/氮化物襯層將銅通孔與周圍矽材料電性隔離，在不同通孔幾何結構下平衡覆蓋性、崩潰強度與熱預算。
阻障層與晶種層
PVD或ALD鉭/氮化鉭阻障層可防止銅擴散至矽基材，濺鍍銅晶種層則使高深寬比通孔內能均勻進行由下而上的電鍍。
銅電鍍
透過添加劑控制的由下而上超填充技術，從通孔底部向上沉積無孔隙銅層，隨後進行鍍後退火以釋放應力並穩定晶粒結構。
CMP與背面精加工
化學機械研磨（CMP）以嚴格控制的凹陷與侵蝕去除多餘銅層，隨後進行背面露出、清洗，並可選擇性施加Ni/Au表面處理以利後續封裝組裝。
製程選項
Via-Middle製程整合
TSV在前段電晶體製程完成後、後段互連製程之前形成，可實現高密度通孔陣列，同時與現有後段熱預算相容。
Via-Last製程整合
TSV在後段金屬化完成後從晶圓背面蝕刻形成，不會干擾前段或後段製程流程，但需以通孔對接墊的對準公差為代價。
製程流程
晶圓準備
對進料晶圓進行檢驗、清洗，並以硬式光罩定義通孔位置與直徑進行圖案化。
深矽蝕刻
Bosch製程DRIE以可控的側壁角度與扇形尺寸將通孔蝕刻至目標深度。
介電質襯層
沉積熱氧化或PECVD氧化物/氮化物，使通孔側壁與矽基材電性隔離。
阻障層與晶種層
沉積PVD或ALD阻障層與銅晶種層，以確保後續電鍍無孔隙。
銅填充
由下而上電鍍以無孔隙銅填充通孔，隨後進行應力釋放退火。
CMP與檢測
研磨去除多餘銅層，並以X光/超音波檢測確認填充完整性，之後才進行背面加工。
品質保證
| 參數 | 目標 | 方法 |
|---|---|---|
| 通孔電阻 | < 50 mΩ (typical, 10×100μm via) | 4-point Kelvin probe on test structures |
| 鏈式良率 | > 99.9% (1,000-via chain) | 4-point resistance continuity |
| 介電崩潰電壓 | > 50V (for 200nm thermal SiO₂) | Ramped voltage I-V sweep |
| 漏電流 | < 1 nA at 5V (silicon-to-TSV) | I-V measurement, Si grounded, TSV biased |
| 銅凸起 | < 100nm @ 400°C anneal | AFM / profilometry |
| 孔隙含量 | Zero voids > 1μm in fill | X-ray microscopy / acoustic microscopy |
| 扇形深度 | < 50nm (Bosch process) | SEM cross-section |
| 通孔電容 | 50–200 pF (dependent on geometry) | C-V measurement at 1 MHz |
品質備註
導孔填充
聚醯亞胺通孔填充可製造出具有優異填隙能力的平坦化層間介電層。旋塗製程能無空洞地填滿高深寬比通孔，熱固化製程則確保填充結構材料性質均勻一致。
我們的通孔填充聚醯亞胺製程可達3:1深寬比且無空洞填充，並經切面SEM驗證。平坦化能力可降低後續微影製程的表面起伏，提升整片晶圓的關鍵尺寸均勻性。
感光型聚醯亞胺配方可直接圖案化通孔開口，無需另行進行光阻製程，可減少30%的製程步驟，並達到低至5μm的通孔解析度。
應用領域
3D-IC堆疊
晶粒間垂直互連，可在堆疊的邏輯與記憶體晶粒之間實現高頻寬、低延遲的通訊。
CMOS影像感測器
背面通孔設計，用於精巧相機模組，省去打線接合迴路，實現更小的封裝尺寸。
2.5D中介層
具TSV佈線的矽中介層，可在單一基板上連接多個小晶片，實現異質整合。
MEMS-CMOS整合
在晶圓級封裝中，於MEMS感測器晶圓與CMOS ASIC晶圓之間建立氣密垂直互連。
阻擋層技術
聚醯亞胺可作為矽基板與後續金屬或介電層之間絕佳的應力緩衝層。其低彈性模數（約3 GPa）與高延伸率（>30%）能吸收封裝及熱循環過程中的熱機械應力。
作為鈍化層，聚醯亞胺具有優異的化學抗性、防潮性能（水蒸氣穿透率 < 1 g/m²/day）及電絕緣性（崩潰電壓 > 300 V/μm），可保護底層電路免受環境劣化及機械損傷。