RDL 凸塊晶圓
用於先進封裝的再分佈層(RDL)和凸塊下金屬化(UBM)晶圓級服務。
概述
RDL凸塊晶圓是先進封裝的核心技術，通過重佈線層（RDL）和凸塊下金屬層（UBM）實現高密度互連。GINECHIP提供全面的RDL和凸塊服務，包括精細線路RDL、銅柱凸塊、焊料凸塊和微凸塊技術，支援2.5D/3D封裝整合。
我們提供業界領先的品質和精度，所有RDL和凸塊製程均在ISO Class 5無塵室中進行。
RDL技術等級
標準RDL
適用於成本敏感型扇出與覆晶封裝的入門級重佈線層，兼顧佈線密度、高良率與快速交期。
精細間距RDL
採用BCB或先進聚醯亞胺介電材料的多層精細線路RDL，適用於2.5D中介層與高I/O扇出封裝的高密度佈線需求。
先進鑲嵌式RDL
採用CVD SiO₂介電層與TaN/Ta阻障層的次微米鑲嵌銅RDL，為2.5D/3D與小晶片整合提供最高密度的互連方案。
凸塊技術選項
晶圓凸塊技術在晶圓表面創建互連結構，實現晶片與基板之間的直接電氣連接。我們的晶圓凸塊服務支援從傳統焊料凸塊到先進銅柱凸塊的各種技術，滿足從消費電子到高效能運算的各種應用需求。
焊料凸塊
採用SAC305、SAC405或SnPb合金的晶圓級焊料凸塊，搭配Ti/Cu或TiW/Cu凸塊下金屬層，適用於標準覆晶BGA封裝。
銅柱凸塊
高深寬比銅柱搭配SnAg焊料頂帽，相較傳統焊料凸塊可實現更細間距與更低電阻。
微凸塊
間距小於55μm的Cu/Ni/SnAg微凸塊，適用於2.5D/3D堆疊、混合鍵合及HBM、小晶片設計中最嚴苛的互連需求。
鍵合製程流程
晶圓清潔與前處理
來料晶圓進行顆粒與有機污染物清除，為介電塗佈建立潔淨表面。
介電塗佈與硬化
以旋塗方式塗佈聚醯亞胺或BCB介電材料並進行熱固化，形成RDL佈線的絕緣基層。
RDL微影製程
光阻圖案化定義RDL線路幾何形狀，經曝光顯影達到目標線寬/線距設計規則。
銅晶種濺鍍
在晶圓表面濺鍍一層薄銅晶種層，以利後續電鍍製程。
銅電鍍
將銅電鍍填入圖案化線路與導孔，建構導電RDL佈線。
UBM沉積
沉積凸塊下金屬層，於每個凸塊位置提供附著力、擴散阻障與可焊接表面。
凸塊電鍍與植球
依所選凸塊技術於每個UBM位置進行焊料、銅柱或微凸塊結構的電鍍或植球。
回焊與最終檢驗
凸塊經回焊成型後，於出貨前進行AOI檢測、抽樣切片分析與電氣導通測試。
關鍵應用
RDL與凸塊層是FOWLP的核心架構，可在無需基板的情況下實現更薄、更小型的封裝。
精細間距RDL與微凸塊連接中介層與堆疊晶片，實現高頻寬、低延遲的系統整合。
焊料與銅柱凸塊提供標準覆晶球柵陣列封裝所需的晶片對基板直接連接。
高密度RDL佈線與微凸塊互連，滿足AI與高效能運算晶片所需的龐大I/O數量。
低損耗RDL佈線與精密凸塊配置，滿足5G前端與射頻模組的電性效能需求。
緊湊型扇出與精細間距凸塊方案，滿足行動應用處理器所需的薄型、高I/O封裝需求。
整合被動元件
在RDL層中製造的整合被動元件（IPD）包括電阻、電感、電容和傳輸線。IPD技術通過將被動元件直接整合到封裝中，減少了分立元件的數量，縮小了封裝尺寸。
品質保證與計量
我們的品質管理體系通過了ISO 9001:2015認證。每批產品都經過100%自動光學檢測（AOI）和抽樣橫截面分析，確保RDL線路和凸塊的完整性和可靠性。