材料客製化
根據您的確切器件要求定制半導體基板材料特性 — 電阻率、摻雜曲線、晶體取向、厚度和表面處理。
概述
標準現貨晶圓可滿足許多應用，但突破性器件通常需要精確定制的材料特性，這些無法透過目錄規格滿足。我們的材料客製化服務讓您定義器件物理所需的確切電阻率範圍、摻雜曲線、晶體取向、厚度和表面狀態 — 然後我們根據這些規格採購或製造晶圓。
我們提供業界領先的品質和精度。
電阻率客製化
Resistivity Description
| 參數 | 可用範圍 / 值 |
|---|---|
| Resistivity Range | 0.001–10,000 Ω·cm (custom narrow bands available) |
| Tolerance | ±5% standard, ±2% tight, ±1% ultra-tight |
| Radial Uniformity | ≤ 3% variation (4PP, 49-point map) |
| P-type Dopants | Boron (B) — 0.001–10,000 Ω·cm |
| N-type Dopants | Phosphorus (P), Arsenic (As), Antimony (Sb) |
| Intrinsic / High-Res | > 1,000 Ω·cm (FZ, neutron-transmutation doped) |
| Heavily Doped | < 0.005 Ω·cm (N+ Sb, P+ B for epi substrates) |
| Measurement Method | 4-point probe, eddy current, Hall effect per SEMI MF84 |
Resistivity Paragraph 2
摻雜曲線工程
Doping Description
P型（硼摻雜）
以硼摻雜的矽晶圓，用於正載流子（電洞）傳導。提供從重摻雜到近本徵的精確控制電阻率，在整個晶圓表面具有嚴格公差。
N型（磷/銻）
以磷或銻摻雜的矽晶圓，用於負載流子（電子）傳導。相比P型具有更高的電子遷移率，可實現優異的高頻器件性能。
本徵/高電阻率
超高電阻率矽（> 10 kΩ·cm），用於射頻基板、光電探測器和輻射感測器。最小的自由載流子吸收，適用於低損耗高頻應用。透過浮區精煉或精確補償摻雜實現。
晶體取向選擇
Orientation Description
| 參數 | 可用範圍 / 值 |
|---|---|
| Standard Orientations | 〈100〉, 〈111〉, 〈110〉 |
| Off-Cut / Vicinal | 0.5°–6.0° toward 〈110〉, 〈111〉, or 〈211〉 |
| Tolerance | ±0.1° standard, ±0.05° precision |
| Flat Alignment | SEMI M1 primary/secondary flat or notch |
| Wafer ID Laser Mark | SEMI T7 OCR-compatible, alphanumeric, dot-matrix |
H 100Title
H 111Title
Orientation Paragraph 2
厚度客製化
Thickness Description
| 參數 | 可用範圍 / 值 |
|---|---|
| Standard Range | 200μm–1000μm |
| Ultra-Thin | 100μm–200μm (ground + stress-relieved) |
| TTV (Total Thickness Variation) | < 2μm standard, < 1μm tight |
| Bow | < 30μm standard, < 10μm tight |
| Warp | < 40μm standard, < 15μm tight |
| Surface Roughness (Ra) | < 0.5nm CMP, < 5nm DSP, < 50nm lapped |
Thickness Paragraph 2
表面處理選項
Surface Finish Description
CMP拋光
化學機械平坦化。單面或雙面拋光晶圓，具有次奈米表面粗糙度，用於磊晶生長和直接晶圓鍵合。
- Ra < 0.5nm (AFM, 10×10μm scan)
- Haze < 0.2 ppm (SP1/Tencor)
- Available single-side or double-side
單面拋光（SSP）
正面拋光至器件級表面（< 0.5nm Ra），背面蝕刻或研磨。當僅器件面需要光學品質表面時的經濟選擇。
- Front: CMP (Ra < 0.5nm)
- Back: bright-etched or lapped
- SEMI M1 compliant
雙面拋光（DSP）
雙面拋光至高品質表面。具有貫穿晶圓特徵的MEMS製造、光學應用和需要兩個表面均無瑕疵的晶圓鍵合所必需。
- Both sides Ra < 0.5nm
- Improved wafer flatness
- 200mm and 300mm available
磊晶準備表面
針對磊晶生長優化的超潔淨、無顆粒表面。自然氧化層控制在< 1nm。提供HF-last或臭氧-last清潔製程。在氮氣吹掃包裝中運輸。
- Native oxide < 5Å (ellipsometry)
- COP-free for high-quality epi
- N₂-purged packaging
研磨/切割態
用於不需要光學級表面的批量機械應用、熱測試晶圓和製程開發的經濟表面處理。表面粗糙度通常為0.2–0.5μm Ra。
- Ra 0.5–5.0μm
- Fast delivery
- Bulk pricing available
背面處理
Backside Description
Gettering Title
Dielectric Backside Title
特殊材料等級
Special Description
背面氧化層/多晶矽
晶圓背面的熱氧化層或沉積多晶矽層，用於高溫處理期間吸附金屬雜質。對於維持功率器件的體壽命至關重要。
體微缺陷（BMD）工程
可控的氧沉澱以創建金屬雜質的內部吸附位點。BMD密度和剝蝕區深度根據您的熱預算和器件架構要求定制。
晶體起源顆粒（COP）控制
無COP或減少COP的矽晶圓，用於缺陷敏感應用。透過優化的晶體生長參數和生長後退火實現。對於先進CMOS和快閃記憶體中的閘極氧化層完整性至關重要。
應用
品質與認證
每個客製晶圓批次附帶全面的分析證書，包括：四點探針電阻率圖（全晶圓）、摻雜濃度驗證（SIMS或SRP）、晶體取向驗證（XRD）、厚度圖、表面粗糙度測量（AFM或光學輪廓儀）和微粒計數（依IEST-STD-CC1246）。
Quality Paragraph 2