CPO — 共同封裝光學
將光引擎直接與交換器 ASIC 整合於共同基板上，以消除 PCB 頻寬瓶頸，在將互連密度提升至 Tbps/mm 的同時，降低功耗 30–50%。
概述
共同封裝光學（CPO）是一種變革性方法，將光引擎（雷射、調變器、光偵測器）與交換器 ASIC 直接共同封裝於同一基板上。透過消除傳統 PCB 上冗長的電氣走線，CPO 大幅降低高速電氣 I/O 的功耗——這是現代資料中心交換器的主要功耗瓶頸——同時將頻寬密度提升至 Tbps/mm 等級。
隨著資料中心網路擴展至 51.2T 及以上，可插拔光學的功耗與訊號完整性限制將難以為繼。CPO 是業界的解答，將光電轉換盡可能地靠近運算矽晶。這需要特殊基板——矽光子（SiPh）SOI、用於雷射的 InP，以及用於高速調變器的 LiNbO₃——GINECHIP 以光子積體電路（PIC）製造所需的精度與品質供應這些基板。
關鍵技術特性
矽光子整合
具有精確控制 BOX 層厚度（0.5–3μm）的 SOI 晶圓可作為光子平台。高折射率對比的矽波導可在單一晶片上實現緊湊、低損耗的光學路由與波分複用（WDM）。
InP 雷射整合
磷化銦（InP）仍是 O 頻段與 C 頻段半導體雷射的首選材料。GINECHIP 供應具有精確控制層成分的 InP 磊晶晶圓，用於 CPO 光源中的 DFB 雷射、EML 與 SOA。
LiNbO₃ 高速調變器
絕緣體上薄膜鈮酸鋰（TFLN）可實現頻寬超過 100 GHz 且 Vπ 極低的電光調變器。這些調變器對於 CPO 架構中的高速光學 I/O 通道至關重要。
共同封裝組裝
CPO 組裝需要精密的晶粒黏合、低損耗光學耦合（邊緣或光柵耦合器），以及氣密或近氣密封裝。基板必須在多次熱循環中保持尺寸穩定性，這是玻璃與矽中介層的關鍵優勢。
GINECHIP 解決方案
適用於矽光子的 SOI 晶圓，具有客製化 BOX 厚度（0.5–3μm）與元件層厚度，表面粗糙度 <0.2nm RMS，可實現低損耗波導。
用於 O 頻段與 C 頻段雷射二極體、光偵測器及半導體光放大器的磷化銦基板與磊晶結構。
絕緣體上鈮酸鋰（LNOI）晶圓，用於高速電光調變器，薄膜厚度介於 300nm 至 1μm，承載於矽或石英載體上。
CMP 拋光服務可實現次奈米級的表面粗糙度，達到光學品質表面，這對於低損耗光學耦合與波導製造至關重要。
目標應用
CPO 主要針對超大規模資料中心交換器（51.2T 及以上）、AI/ML 叢集互連及高效能運算架構。新興應用包括多晶粒封裝中晶片對晶片通訊的光學 I/O，以及用於解構式運算架構的光學互連。