基板
MEMSプロセス
再処理
アクセサリ
リソース
会社
ショップ
λ/4n(4分の1波長) 1層の厚さ
> 99% 一般的な反射率
Δn は最大1.5 誘電体の屈折率差
SiO₂ / Ti₃O₅ GaN LED積層

概要

分布ブラッグ反射鏡(DBR)は、ブラッグ回折の原理に基づいて設計された高効率な光学反射構造です。屈折率の異なる2種類の材料を周期的(ABABAB…)に交互積層して構成され、図1に示すとおりです。各層は精密な厚さ——通常はその材料中での目標波長の4分の1、すなわち λ/4n——で成膜され、設計波長の光はすべての界面で強め合い、他の波長は位相差により打ち消されます。

すべての界面で位相条件が満たされるため、適切に設計された積層は非常に高い反射率——通常99%以上——を達成し、屈折率差や層厚を調整することで中心波長と反射帯域の両方をシフトできます。

分布ブラッグ反射鏡の多層膜構造の模式図
Fig. 1分布ブラッグ反射鏡の多層膜構造の模式図

4分の1波長条件

各層の厚さ dᵢ は、その光学厚さが参照波長 λ の4分の1になるように、以下のブラッグ反射関係式に従って選定します。ここで nᵢ はその層の屈折率であり、物理的な厚さは屈折率に反比例します。同じ積層では高屈折率層のほうが低屈折率層より薄くなります。

積層中各層の4分の1波長厚さ条件
Eq. 1積層中各層の4分の1波長厚さ条件

反射率・帯域・中心波長

DBRの反射率は、2つの材料間の屈折率差と周期数に依存します。層数が多く周期数が大きいほど反射率は高くなり、図2に示すとおりです。

反射特性は以下の関係式で決まります。nH・tH は高屈折率材料とその層厚、nL・tL は低屈折率材料とその層厚、λ0 は中心波長、Δλ0 は高反射帯域、N は周期数、R は全体反射率、na・nb は積層両側の屈折率です。材料の選定と厚さ・周期数などのパラメータ設定により、光学系の要求に応じた反射特性曲線をもつDBR多層膜を設計できます。

層厚・周期数・反射率の設計関係式層厚・周期数・反射率の設計関係式
Eq. 2層厚・周期数・反射率の設計関係式
DBRにおける反射率と波長の関係
Fig. 2DBRにおける反射率と波長の関係

DBR膜層の材料選択

DBRの積層に用いられる材料には2種類あります。半導体材料と絶縁(誘電体)材料です。

半導体材料

半導体材料でDBRを形成する場合、積層内部に電流を流すことができます。しかし、半導体材料は屈折率差が一般に小さいため、高い反射率を得るには多くの層数(すなわち多くの周期)が必要です。

バンドギャップの異なる2つの半導体でDBRを形成すると、両者間に伝導帯・価電子帯のオフセットが生じ、キャリアの流れを妨げる電気的障壁となります。これは特にp-GaNで深刻です。ドーピングは抵抗を下げますが、同時に光吸収を増やします。

絶縁体材料

絶縁体材料同士は屈折率差が大きいため、より少ない対数で高い反射率を実現できます。SiO₂/TiO₂やSiO₂/Ta₂O₅は、屈折率差が大きい(Δnは0.9~1.5に達する)うえプロセスが成熟しているため、主流の選択肢となっています。

GaN系LEDのDBR反射層は通常、SiO₂(屈折率1.46)とTi₃O₅(屈折率2.35)で構成されます。SiO₂は屈折率が低いため非常に重要な薄膜材料であり、分解・吸収しにくく、散乱性が良く、160~8000nmで透明であることから、Ti₃O₅と組み合わせてよく使われます。Ti₃O₅も多層膜で広く用いられ、屈折率が高く、可視域で透明で、非常に硬い材料です。

半導体材料 屈折率差が小さい——多くの周期が必要
絶縁体材料 屈折率差が大きい——少ない対数で足りる
Fig. 3積層の比較:半導体DBRは薄い多周期、誘電体DBRは厚い少数対

GaN系LEDにおけるDBR反射層の役割

GaNエピタキシャル層はサファイア基板上に成長し、サファイア基板は透光性が高い材料です。エピ層が電界発光した後、サファイア基板側へ向かう光は、そのままでは封止材に直接吸収されてしまいます。

分布ブラッグ反射鏡を追加すると(図4に示すとおり)、この光を反射して取り出すことができ、光子の損失を減らしてLEDの光取出し効率を高められます。

LED裏面反射鏡の模式図
Fig. 4LED裏面反射鏡の模式図

GINECHIPのDBR・光学コーティング能力

GINECHIPは光学多層膜積層を自社で成膜し、その前後のリソグラフィ、エッチング、平坦化、接合の各工程と統合します。これにより分布ブラッグ反射鏡を複数ベンダーに分けることなく、1つのプロセスフロー内で設計・成膜・検証できます。

多層膜積層の成膜

PVDスパッタ(DC、RF、マグネトロン、反応性)、電子ビーム・熱蒸着、PECVD、LPCVD、ALD、電気めっきにより、誘電体・半導体の多層膜積層を成膜します。

膜厚・光学制御

モニターウェーハへの分光エリプソメトリーと反射測定により、4分の1波長の膜厚をウェーハ内およびラン間で目標値に保ち、定期的にプロセス能力を報告します。

材料・基板

シリコン、サファイア、ガラス、石英、GaAs、SiC、GaN-on-sapphireウェーハ上にSiO₂、TiO₂、Ta₂O₅、Ti₃O₅、Al₂O₃、HfO₂、Si₃N₄膜を成膜します。

パターニングと統合

リソグラフィ、リフトオフ、誘電体エッチバック、CMP平坦化、ウェーハ接合により、反射鏡を単独のコーティング工程ではなく完全なデバイスフローに組み込みます。

計測と品質

各ロットをSEM、AFM、分光エリプソメトリー、光学プロフィロメトリー、4点プローブ、XRDで支援し、ISO 9001:2015認証、SEMI標準準拠、ITAR登録を備えています。

生産量と柔軟性

単一ウェーハのエンジニアリングランからパイロット生産まで、フラグメントおよび100~300mmウェーハに対応し、プロセスフロー全体を1つの適合証明書でカバーします。

ウェーハへのDBR薄膜積層をご検討ですか?

GINECHIPはスパッタリング、PECVD、ALD、蒸着により誘電体・半導体の多層膜積層を成膜し、インラインの膜厚・光学計測を備え、100~300mmのLED、VCSEL、フォトニックデバイスウェーハに対応します。目標波長、反射率、帯域をお知らせください。プロセスを検討いたします。

ISO 9001:2015 クラス5クリーンルーム シングルソース