材料カスタマイズ
お客様の正確なデバイス要件に合わせて半導体基板材料特性 — 抵抗率、ドーピングプロファイル、結晶方位、厚さ、表面仕上げ — を調整します。
概要
標準的な既製ウェーハは多くの用途に対応しますが、画期的なデバイスにはしばしば精密に調整された材料特性が必要で、カタログ仕様では満たせません。当社の材料カスタマイズサービスでは、デバイス物理に必要な正確な抵抗率範囲、ドーピングプロファイル、結晶方位、厚さ、表面状態を定義 — それらの仕様に従ってウェーハを調達または製造します。
すべてのカスタムオーダーは、ISO 9001認証製造と完全な材料認定に裏付けられています——SIMSまたは四端子プローブによる抵抗率とドーピングの検証、X線回折による結晶方位確認、そして各ロットに同梱される適合証明書。
抵抗率カスタマイズ
抵抗率は半導体基板の最も基本的な電気特性であり、キャリア濃度とデバイス動作を決定します。当社は重ドープ（0.005 Ω·cm未満、低抵抗オーミックコンタクト用）から超高抵抗率（>10,000 Ω·cm、RF・フォトニクス用途）まで、全範囲の精密抵抗率ターゲティングを提供し、全ロットを49点全ウェーハ4探針マッピングで検証します。
| パラメータ | 利用可能な範囲 / 値 |
|---|---|
| Resistivity Range | 0.001–10,000 Ω·cm (custom narrow bands available) |
| Tolerance | ±5% standard, ±2% tight, ±1% ultra-tight |
| Radial Uniformity | ≤ 3% variation (4PP, 49-point map) |
| P-type Dopants | Boron (B) — 0.001–10,000 Ω·cm |
| N-type Dopants | Phosphorus (P), Arsenic (As), Antimony (Sb) |
| Intrinsic / High-Res | > 1,000 Ω·cm (FZ, neutron-transmutation doped) |
| Heavily Doped | < 0.005 Ω·cm (N+ Sb, P+ B for epi substrates) |
| Measurement Method | 4-point probe, eddy current, Hall effect per SEMI MF84 |
パワーMOSFETドリフト領域、IGBTバッファ層、精密アナログ回路など、極めて厳しい抵抗率ウィンドウが要求される用途向けに、±1%の超厳格公差と2%未満の径方向均一性を備えたウェーハを供給します。中性子変換ドーピング（NTD）は、原子レベルでのドーピング均一性が絶対条件となる最も要求の厳しい高抵抗率用途に推奨される方法です。
ドーピングプロファイルエンジニアリング
バルク抵抗率に加えて、ドーパント種、濃度勾配、軸方向均一性を含むドーピングプロファイルがキャリア移動度、ライフタイム、接合特性を決定します。ボロン（B）、リン（P）、ヒ素（As）、アンチモン（Sb）から選択でき、それぞれが特定の熱予算とデバイスアーキテクチャに適した異なる拡散挙動と電気的活性化特性を提供します。
P型（ボロンドープ）
正孔伝導用ボロンドープシリコンウェーハ。重ドープから近真性まで精密に制御された抵抗率で、ウェーハ全面にわたって厳しい公差で提供。
N型（リン/アンチモン）
リンまたはアンチモンドープシリコンウェーハ。負電荷キャリア（電子）伝導用。P型と比較して高い電子移動度により、優れた高周波デバイス性能を実現。
真性/高抵抗率
RF基板、フォトディテクター、放射線センサー用超高抵抗率シリコン（> 10 kΩ·cm）。低損失高周波用途向け最小自由キャリア吸収。フロートゾーン精製または精密補償ドーピングにより実現。
結晶方位選択
結晶方位は異方性エッチング挙動、キャリア移動度、酸化膜成長速度、界面準位密度に影響します。CMOSロジック・VLSIの業界標準〈100〉、MEMSバルクマイクロ加工・パワーデバイス向け〈111〉、先端トランジスタチャネルの高正孔移動度向け〈110〉から、デバイスに最適な方位を選択してください。
| パラメータ | 利用可能な範囲 / 値 |
|---|---|
| Standard Orientations | 〈100〉, 〈111〉, 〈110〉 |
| Off-Cut / Vicinal | 0.5°–6.0° toward 〈110〉, 〈111〉, or 〈211〉 |
| Tolerance | ±0.1° standard, ±0.05° precision |
| Flat Alignment | SEMI M1 primary/secondary flat or notch |
| Wafer ID Laser Mark | SEMI T7 OCR-compatible, alphanumeric, dot-matrix |
〈100〉方位 — CMOS・VLSI標準
- 熱SiO2との最低界面準位密度（Dit）
- CMOSロジック、DRAM、NANDフラッシュの業界標準
- 異方性ウェットエッチング（KOH、TMAH）に最適
- すべての主要ファウンドリプロセスと互換
〈111〉方位 — MEMS・パワーデバイス
- アルカリ溶液中で最も遅いエッチング速度 — エッチストップ層に理想的
- バルクマイクロ加工MEMSに最適（圧力センサー、加速度計）
- III-V層エピタキシャル成長に適した高い原子密度
- IGBT、サイリスタ、パワーダイオード基板に一般的
シリコン上のIII-V材料ヘテロエピタキシャル成長や特殊MEMS構造向けに、ステップフロー成長を促進し逆位相ドメイン形成を抑制するため、0.5°から6.0°の制御されたオフカット角を持つオフカットウェーハを提供します。お客様のエピタキシャルプロセスウィンドウに合わせてカスタムオフカット方向と角度の組み合わせを指定可能です。
厚さカスタマイズ
ウェーハ厚さは機械的強度、熱質量、RF性能、ダイハンドリング歩留まりに直接影響します。3D ICスタッキングやフレキシブルエレクトロニクス向けの超薄型100μmから、高生産CMOS製造向けの標準725μmまで、厳格なTTV管理によりウェーハ全面での均一な処理を保証します。
| パラメータ | 利用可能な範囲 / 値 |
|---|---|
| Standard Range | 200μm–1000μm |
| Ultra-Thin | 100μm–200μm (ground + stress-relieved) |
| TTV (Total Thickness Variation) | < 2μm standard, < 1μm tight |
| Bow | < 30μm standard, < 10μm tight |
| Warp | < 40μm standard, < 15μm tight |
| Surface Roughness (Ra) | < 0.5nm CMP, < 5nm DSP, < 50nm lapped |
超薄ウェーハ（< 200μm）は、応力除去研削と研磨によりサブサーフェスダメージと反りを最小化して加工されます。ナノインプリントリソグラフィテンプレートやウェーハボンディングなど、極めて高い平坦度が要求される用途では、< 1μmのTTVを達成可能です。全厚さパラメータは非接触容量計測と全ウェーハマッピングで検証されます。
表面仕上げオプション
表面仕上げはエピタキシャル成長品質、ウェーハボンディング強度、粒子付着性、リソグラフィ解像度を決定します。特定の後工程要件に最適化された5つの仕上げグレードから選択してください。全ウェーハはISOクラス4クリーンルーム基準で洗浄・検査後に包装されます。
CMP研磨
化学機械平坦化。エピタキシャル成長および直接ウェーハボンディング用のサブナノメートル表面粗さの片面または両面研磨ウェーハ。
- Ra < 0.5nm (AFM, 10×10μm scan)
- Haze < 0.2 ppm (SP1/Tencor)
- Available single-side or double-side
片面研磨（SSP）
表面をデバイスグレード仕上げ（< 0.5nm Ra）に研磨、裏面はエッチングまたはラップ。デバイス面のみ光学品質表面が必要な用途向けのコスト効率の良いオプション。
- Front: CMP (Ra < 0.5nm)
- Back: bright-etched or lapped
- SEMI M1 compliant
両面研磨（DSP）
両面を高品質仕上げに研磨。貫通ウェーハ構造を持つMEMS製造、光学用途、両面が無欠陥である必要があるウェーハボンディングに必要。
- Both sides Ra < 0.5nm
- Improved wafer flatness
- 200mm and 300mm available
エピレディ仕上げ
エピタキシャル成長に最適化された超清浄・無粒子表面。自然酸化膜を< 1nmに制御。HF-lastまたはオゾン-last洗浄プロセス対応。窒素パージ包装で出荷。
- Native oxide < 5Å (ellipsometry)
- COP-free for high-quality epi
- N₂-purged packaging
ラップ/切断まま
光学グレード表面が不要なバルク機械用途、熱試験ウェーハ、プロセス開発向け経済的仕上げ。表面粗さは通常0.2～0.5μm Ra。
- Ra 0.5–5.0μm
- Fast delivery
- Bulk pricing available
裏面処理
ウェーハ裏面はデバイス性能において重要な役割を果たします — 熱処理中の金属不純物ゲッタリングから縦型パワーデバイスの電気的接触の提供まで。設計された裏面処理は歩留まりを向上させ、キャリアライフタイムを改善し、先進パッケージング統合を可能にします。
ゲッタリング — 金属汚染制御
- イントリンシックゲッタリング（IG）： BMD設計による酸素析出物を用いた内部トラップ
- ポリシリコン裏面： 高粒界密度のCVDポリSi層
- リン拡散： 重金属ゲッタリング用Pドープ裏面層
- 裏面ダメージ： 外因性ゲッタリング用の制御された機械的損傷（サンドブラスト、グルービング）
誘電体裏面 — 絶縁・パッシベーション
- 熱SiO₂： 100nm～2μm、SOI類似構造の電気的絶縁用
- LPCVD Si₃N₄： 拡散バリアおよびパッシベーション層
- PECVD SiO₂/Si₃N₄スタック： ポストCMOS処理用低温誘電体
- ALD Al₂O₃/HfO₂： 先端デバイス絶縁用高κ誘電体
特殊材料グレード
標準的なドーピングおよび表面仕様を超えて、先端デバイスアーキテクチャはしばしば設計されたバルク材料特性を必要とします。当社の特殊材料グレードは、酸素析出挙動、結晶欠陥密度、サブサーフェスダメージに対応 — これらは大量生産におけるデバイス歩留まりと信頼性に直接影響するパラメータです。
裏面酸化膜/ポリシリコン
高温処理中の金属不純物ゲッタリングのためのウェーハ裏面熱酸化膜または堆積ポリシリコン層。パワーデバイスのバルクライフタイム維持に不可欠。
バルクマイクロ欠陥（BMD）エンジニアリング
金属不純物の内部ゲッタリングサイトを作成するための制御された酸素析出。BMD密度および無欠陥層深さを熱予算とデバイスアーキテクチャ要件に合わせて調整。
結晶起源パーティクル（COP）制御
欠陥感受性用途向けCOPフリーまたはCOP低減シリコンウェーハ。最適化された結晶成長パラメータと成長後アニールにより実現。先端CMOSおよびフラッシュメモリのゲート酸化膜完全性に不可欠。
アプリケーション
品質と認証
各カスタムウェーハロットには、以下を含む包括的な分析証明書が付属します：4探針抵抗率マップ（ウェーハ全面）、ドーピング濃度検証（SIMSまたはSRP）、結晶方位検証（XRD）、厚さマップ、表面粗さ測定（AFMまたは光学プロフィロメトリー）、パーティクルカウント（IEST-STD-CC1246準拠）。
当社の品質管理システムはISO 9001:2015認証を取得し、SEMI M1～M83規格に完全準拠して運用されています。結晶成長から最終検査までの全プロセスがお客様の発注書番号とロット番号に追跡可能です。全生産ロットの分割サンプルを5年間保管し、根本原因分析と継続的改善をサポートします。