基板
MEMSプロセス
再処理
アクセサリ
リソース
会社
ショップ
2/2μm ライン/スペース解像度
最大5層 多層RDL
PI · BCB · PBO 誘電体オプション
< 2μm 層アライメント

サービス概要

再配線層(RDL)は、現代の先端パッケージングの相互接続バックボーンであり、集積回路ダイの高密度I/Oピッチをパッケージ基板やプリント基板の粗いピッチにファンアウトします。

GINECHIPのRDLサービスは、半加成プロセス(SAP)を用いた完全な量産対応の再配線層製造を提供します。

RDLプロセスモジュール

銅RDL — セミアディティブプロセス(SAP)

SAPを用いたファインピッチCu RDLメタライゼーション。

メタライゼーション:Cu(電気めっき)ライン/スペース:2/2μmまでRDL厚み:2~10μmシード:スパッタCu(100~300nm)モールド:ポジ型フォトレジスト、3~12μmシードエッチ:ウェット(H₂SO₄/H₂O₂)

ポリマー誘電体 — PI、BCB、PBO

RDL層間およびパッシベーション用途に3つのポリマー誘電体プラットフォームが利用可能です。

PI:εr ≈ 3.3、2~15μm厚BCB:εr ≈ 2.65、2~25μm厚PBO:εr ≈ 2.9、3~20μm厚全て:光画定可能ビアPI:Tg > 350°CBCB:硬化200~250°C

多層RDLスタック

ポリマー誘電体で分離された複数のCu RDL層の逐次積層。

層数:最大5層 Cu RDL累積厚み:15~75μm層間ビアサイズ:5~50μmアライメント精度:層間 < 2μm平坦化:ポリマー自己平坦化ビア抵抗:< 10 mΩ/ビア

UBMパッドとビア終端

UBMパッド開口とビア終端が最終RDL Cu層とはんだバンプ間のインターフェースを定義します。

UBMスタック:Ti/Cu、TiW/Cu、ENIG、ENEPIGパッドサイズ:20~400μmパッシベーション開口:±2μm CD制御UBM堆積:スパッタまたは無電解はんだ濡れ性:> 95% パッド面積ワイヤボンディング可能:AlまたはAuパッド仕上げ

プロセスフロー

01

ポリマーコート・硬化

ポリマー誘電体(PI、BCB、PBO)をスピンコート。接着促進剤塗布。ソフトベーク・最終硬化。典型膜厚:3~10μm/層。厚膜(10~25μm)は複数回コート。

02

ビアリソグラフィ

ポリマー誘電体にビア開口をフォトリソグラフィパターニング。感光性ポリマー:UV露光+水系現像。ビアサイズ5μm~>50μm。現像後ベーク。O₂プラズマデスカム。

03

Cuシード層スパッタ

マグネトロンスパッタCuシード(100~300nm)。密着層(Ti/TiW、10~30nm)を先に。ウェーハ傾斜/回転でビア側壁被覆。シート抵抗0.3~1.0 Ω/sq。

04

フォトレジストモールドパターニング

厚膜ポジ型フォトレジスト(3~12μm)をCuシード上に。RDL配線モールドをリソグラフィパターニング。CD測定。トレンチ底部清浄化のためデスカム。

05

Cu電気めっき

DC Cuめっき、10~30 mA/cm²でレジストモールドに。目標厚さ2~10μm。ウェーハ内均一性±5%。添加剤濃度の浴モニタリング。

06

レジスト剥離・シードエッチ

フォトレジスト除去(溶剤またはO₂プラズマ)。Cuシードウェットエッチ(H₂SO₄/H₂O₂またはHNO₃)。密着層エッチ。アンダーカット<0.5μm/側に制御。エッチ後洗浄。

品質仕様

パラメータ 目標仕様 測定方法
RDLライン/スペース解像度 2/2μm(単層) SEMトップダウン、CD-SEM
Cu厚み(RDL配線内) 目標 ±5% (1σ) プロフィロメトリ / 断面SEM
ビアチェーン抵抗 < 1 Ω / 1,000ビア デイジーチェーン4点抵抗測定
層間アライメント < 2μm(層間オーバーレイ) バーニア / ボックスインボックス構造
Cu配線アンダーカット(シードエッチ) < 0.5μm / 側 SEM断面
ポリマー厚み均一性 ±5% ウェーハ内 (1σ) 分光反射率測定
ビア開口CD 目標 ±2μm 光学顕微鏡 / SEM
誘電体絶縁破壊電圧 > 100V(5μm PI) DCランプ電圧、隣接RDL配線

仕様は200mmシリコンまたはガラス基板上の単層および多層Cu RDLに適用されます。

セミアディティブプロセス(SAP)の基礎

セミアディティブプロセスは、従来のPCBやウェーハレベルのメタライゼーションで使用される減法(エッチバック)アプローチとは根本的に異なります。

SAPでは順序が逆になり、薄いCuシード層が最初に堆積されます。

多層RDL統合

多層RDLスタックは、単層では達成できない複雑な配線アーキテクチャを可能にします。

各追加RDL層は、前のCu層上へのポリマー誘電体コーティング→下層Cuへの接続開口のためのビアリソグラフィ→Cuシードスパッタ(高アスペクト比ビアでの十分な側壁被覆)→次RDLパターン用フォトレジストモールド→Cu電気めっき→レジスト剥離・シードエッチの工程を含みます。

主な用途

ファンアウトウェーハレベルパッケージング(FOWLP)

RDL技術の主な用途。ダイはモールドコンパウンドに埋め込まれ、再構成ウェーハ上にRDL層が構築されます。

ファンインウェーハレベルパッケージング(FIWLP)

単層RDLが周辺ダイパッドをダイフットプリント内のエリアアレイにはんだバンプを再分配します。

2.5Dインターポーザー

シリコン、ガラス、または有機インターポーザー基板上のRDLが横方向配線を提供します。

チップレット統合

RDLはチップレットベースのアーキテクチャにおいてダイ間相互接続ファブリックとして機能します。

誘電体材料の選択

ポリマー誘電体の選択は、RDLの電気的性能、機械的信頼性、プロセスの複雑さに大きな影響を与えます。

当社のエンジニアが、お客様のアプリケーション要件に基づいて最適な誘電体の選択を支援します。

シード層エッチングと配線完全性

Cu電気めっきとレジスト剥離後、連続したCuシード層がすべてのRDL配線を短絡させるため、除去する必要があります。

RDLフローを設計

RDL層数、目標L/S、誘電体希望、UBM/パッド要件、ウェーハ仕様を共有——パッケージングエンジニアが24時間以内にプロセスプランと見積りを提示します。

ISO 9001:2015 SAPプロセス クラス5クリーンルーム デイジーチェーンQC