RDLバンプウェーハ — 再配線層とウェーハレベルサービス

0.4–5μm L/SRDL設計ルール

1–8 Layersスタック高さ

10–500μmバンプピッチ

200mm, 300mmウェーハ直径

概要

RDLバンプウェーハは先端パッケージングの中核技術であり、再配線層（RDL）とアンダーバンプメタライゼーション（UBM）により高密度インターコネクトを実現します。GINECHIPは、ファインラインRDL、銅ピラーバンプ、はんだバンプ、マイクロバンプ技術を含む包括的なRDL・バンプサービスを提供し、2.5D/3D パッケージ集積をサポートします。

業界トップクラスの品質と精度を提供し、すべてのRDLおよびバンプ工程はISOクラス5クリーンルームで実施されます。

RDL技術レベル

標準RDL

コストを重視するファンアウトおよびフリップチップパッケージ向けのエントリーレベル再配線層。配線密度と高い歩留まり、短いサイクルタイムのバランスを実現します。

L/S: 5/5μmCu thickness: 5–8μmVia: 20–30μm diaPI dielectric: 5–8μm thickLayers: 1–3Bump pitch: 300–500μm

ファインピッチRDL

BCBまたは先進ポリイミド誘電体を用いた多層ファインラインRDL。2.5Dインターポーザや高I/Oファンアウトパッケージの高密度配線に対応します。

L/S: 2/2μmCu thickness: 3–5μmVia: 10–15μm diaBCB or advanced PI dielectricLayers: 2–5Bump pitch: 130–300μm

先端ダマシンRDL

CVD SiO₂誘電体とTaN/Taバリアを備えたサブミクロンダマシン銅RDL。2.5D/3Dおよびチップレット集積向けに最高密度のインターコネクトを実現します。

L/S: 0.4/0.4μmCu thickness: 1–3μmVia: 5–10μm diaSiO₂ dielectric (CVD)Layers: 2–8Damascene Cu + TaN/Ta barrier

バンプ技術オプション

ウェーハバンピングは、フリップチップ実装のために半導体ウェーハ上にインターコネクト構造を形成します。当社の包括的なバンピングプラットフォームは、100mmから300mmのウェーハにわたり、複数の材料、ピッチ、アスペクト比に対応しています。

はんだバンプ

SAC305、SAC405、SnPb合金によるウェーハレベルはんだバンプ。Ti/CuまたはTiW/Cu UBMを採用し、標準的なフリップチップBGA実装に最適です。

Alloys: SAC305, SAC405, SnPbPitch: 130–400μmHeight: 50–100μmUBM: Ti/Cu or TiW/CuReflow: wafer-level

銅ピラーバンプ

SnAgはんだキャップ付きの高アスペクト比銅ピラー。従来のはんだバンプよりも微細ピッチと低い電気抵抗を実現します。

Pillar height: 20–80μmSolder cap: 10–25μm SnAgPitch: 40–130μmNi barrier optionAR: 2:1–5:1

マイクロバンプ

ピッチ55μm以下のCu/Ni/SnAgマイクロバンプ。2.5D/3Dスタッキング、ハイブリッドボンディング、HBMやチップレット設計における最も厳しいインターコネクト要件に対応します。

Pitch: 10–55μmDiameter: 5–25μmCu/Ni/SnAg stackHybrid bonding compatibleMass reflow or TCB

接合プロセスフロー

ウェーハ洗浄・前処理

入庫ウェーハからパーティクルと有機汚染物を除去し、誘電体コーティングのための清浄な表面を確立します。

誘電体コーティング・硬化

ポリイミドまたはBCB誘電体をスピンコートし熱硬化させ、RDL配線の絶縁基層を形成します。

RDLフォトリソグラフィ

フォトレジストパターニングによりRDL配線形状を規定し、露光・現像を経て目標のライン/スペース設計ルールを達成します。

銅シードスパッタリング

ウェーハ全面に薄い銅シード層をスパッタ成膜し、後続の電気めっきを可能にします。

銅電気めっき

パターン化された配線とビアに銅を電気めっきし、導電性RDL配線を形成します。

UBM形成

各バンプ位置に密着性、拡散バリア、はんだ付け可能な表面を提供するアンダーバンプメタライゼーションを成膜します。

バンプめっき・配置

選択したバンプ技術に応じ、各UBM位置にはんだ、銅ピラー、またはマイクロバンプ構造をめっきまたは配置します。

リフロー・最終検査

バンプをリフローして最終形状にし、出荷前にAOI検査、断面サンプリング、電気導通試験で検証します。

主要アプリケーション

ファンアウトウェーハレベルパッケージング

RDLとバンプ層はFOWLPの基盤を形成し、基板なしでより薄く小型のパッケージを実現します。

2.5D/3D IC集積

ファインピッチRDLとマイクロバンプがインターポーザと積層ダイを接続し、高帯域幅・低遅延のシステム集積を実現します。

フリップチップBGA実装

はんだおよび銅ピラーバンプは、標準的なフリップチップボールグリッドアレイパッケージに使用されるチップと基板の直接接続を提供します。

HPC・AIアクセラレータ

高密度RDL配線とマイクロバンプインターコネクトが、AIおよびHPC演算ダイに必要な膨大なI/O数をサポートします。

5G・RFモジュール

低損失RDL配線と高精度バンプ配置が、5Gフロントエンドおよび RFモジュールの電気的性能要件を満たします。

モバイルSoCパッケージング

コンパクトなファンアウトとファインピッチバンプソリューションが、モバイルアプリケーションプロセッサに求められる薄型・高I/Oパッケージングを実現します。

集積受動部品

RDL層に作製された集積受動素子（IPD）は、ウェーハ表面に直接コンデンサ、インダクタ、抵抗器を提供します。IPD統合により部品点数が削減され、寄生成分が最小化され、RFおよび電源管理アプリケーションの電気性能が向上します。

品質保証と計測

当社の品質マネジメントシステムはISO 9001:2015認証を取得し、SEMI標準、RoHS、REACH、紛争鉱物規制に準拠しています。各出荷にはロットトレーサビリティ付きの適合証明書が含まれます

始める準備はできましたか？

具体的なご要件についてエンジニアリングチームにご相談ください。24時間以内に詳細なお見積もりをお送りします

見積依頼エンジニアに連絡

ISO 9001認証 GDSサポート AOI検査 JEDEC規格