ウェーハバンピングとUBM
はんだバンプ、Cuピラー、Auスタッド、完全UBMスタック — SnAg、SAC、AuSn。
概要
ウェーハバンピングはフリップチップ実装、3D積層、ウェーハレベルパッケージングを実現する重要な相互接続技術です。バンプは従来のワイヤボンディングを置き換え、より短い電気経路、低インダクタンス、高I/O密度、優れた熱性能を提供します。
当社のウェーハバンピングサービスははんだバンプ、Cuピラー、Auスタッド、マイクロバンプ、C4バンプを完全UBMスタックで網羅。200mmおよび300mmウェーハで130μmから10μmまでのピッチに対応。鉛フリー（RoHS）および高鉛オプション。
バンピング技術
はんだバンプ（SnAg/Cu、SnAg、SAC305）
Cu UBM上への電解めっきはんだバンプ。ピッチ130～250μm。バンプ高さ50～120μm。鉛フリーSAC305、SnAg組成。マスリフローによる標準フリップチップ実装用。高スループット。200mm・300mm。RoHS準拠。
Cuピラーバンプ
電解めっきCuピラー（高さ20～60μm）にSnAgはんだキャップ（10～30μm）。ピッチ40～80μm。優れた電流容量と熱伝導性。ファインピッチフリップチップと3D積層用。ファインピッチでのはんだブリッジなし。200mm・300mm。
Auスタッドバンプ
熱超音波ワイヤボンディングAuスタッドバンプ。ピッチ > 60μm。バンプ径40～80μm。光エレクトロニクス、LED、GaAsデバイス実装用。AuパッドにUBM不要。プロセス温度 < 150°C。少量・試作にコスト効率的。
マイクロバンプ（Cu/SnAg、10～55μmピッチ）
3D-ICおよびダイ-ウェーハ積層用極細ピッチCu/SnAgマイクロバンプ。ピッチ10～55μm。バンプ径5～25μm。精密電解めっき、高さ均一性 < ±1μm。熱圧着対応。HBM、チップレット統合、インターポーザ積層用。
UBMスタックオプション
アンダーバンプメタライゼーション（UBM）は、信頼性の高いウェーハバンピングに必要な密着層、拡散バリア層、はんだ濡れ層を提供します。異なるはんだ種類、ピッチ要件、信頼性プロファイルに最適化された各種UBMスタックを提供しています。
Ti/Cuスパッタシード層
スパッタTi密着層（500Å～1000Å）とCuシード層（3000Å～8000Å）による、電解めっきベースのバンプ・RDL形成用構造。低接触抵抗。SiO₂、SiN、ポリイミド保護膜への優れた密着性。Cuピラーおよびはんだバンププロセスの標準シード層。200mm・300mmウェーハ対応。
Ti/Ni/Cuバリアスタック
Ti密着層、Ni拡散バリア、Cuシード層のスタック構造により、UBM界面でのSn-Cu金属間化合物成長を抑制します。Ni厚み0.5～3μm。熱サイクルおよびエレクトロマイグレーション応力下でのバンプ信頼性を向上させます。大電流・高温用途に適しています。
Cr/Cu/Auスタック
Cr密着層（200Å～500Å）にCu（1～3μm）およびAu（0.3～1μm）キャップ層を組み合わせた構造。追加めっき不要でAuスタッド・Auボールバンピングに対応。RF、MEMS、光electronicsデバイス実装向けの耐食性フラックスレスプロセス。
TiW/Auスタック
スパッタTiWバリア層（1500Å～3000Å）にAuキャップ層（0.5～2μm）を組み合わせ、高温動作下での拡散に耐えます。ワイヤボンド可能で耐酸化性のコンタクトパッドを必要とするGaAsおよび化合物半導体デバイスの標準UBM。
無電解Ni/Au（ENIG）
無電解Ni（3～8μm）と置換Auフラッシュめっき（0.05～0.15μm）を、露出したAlまたはCuパッド上に選択的に成膜。スパッタやフォトリソグラフィ不要。はんだボールおよびスタッドバンプUBMに向けた低設備コストの手法。大量生産・コスト重視の用途に。
Al/NiV/Cuスタック
スパッタNiVバリア層（0.3～0.8μm）にCuキャップ層（1～5μm）を組み合わせ、Alパッド上に直接形成——追加のアンダーメタルエッチングやパッド開口不要のファウンドリ互換標準UBMで、フリップチップバンピングに使用。Al I/O上のはんだバンプおよびCuピラーに広く採用。
接合プロセスフロー
受入前処理
受入検査・表面前処理：ウェーハ品質を確認し、表面を洗浄します。
UBM成膜
UBM成膜：スパッタリングにより密着層、拡散バリア層、濡れ層を成膜します。
リソグラフィパターニング
リソグラフィパターニング：フォトレジストを塗布し、UBM／バンプパターンを露光・現像します。
バンプ形成
バンプ形成：はんだまたはCuピラーを電気めっきし、レジストを剥離してUBMをエッチングします。
リフロー・検査
リフロー・検査：はんだリフロー、AOI検査、電気的試験を行います。
代表的な用途
CPU、GPU、FPGA、高速SerDes向けCuピラーおよびはんだバンプフリップチップ相互接続。低インダクタンス（< 0.1nH）・低抵抗経路。ワイヤボンド比で電源供給と信号完全性が向上。
HBMダイ-ダイ・ダイ-ウェーハ積層用極細ピッチ（10～40μm）Cu/SnAgマイクロバンプ。TSV互換。極薄ダイハンドリング（< 50μm）。< 280°C熱圧着。
CMOSイメージセンサー（CIS）フリップチップ実装用ファインピッチはんだバンプとCuピラー。裏面照射（BSI）センサー向け低温接合。大判センサー用高密度相互接続。
RFIC、mmWave PA/LNA、アンテナインパッケージ向けAuスタッドバンプとCuピラー。> 20GHz用途で低寄生インダクタンス。最低損失のAu-Au熱圧着。GaAs、GaN-on-SiC対応。
LEDフリップチップおよびマイクロLEDディスプレイ実装用Auスタッドバンプ。放熱用高熱伝導性。高解像度ディスプレイ用ファインピッチ。GaN-on-Sapphire、GaAs対応。
信頼性試験
環境信頼性試験には、温度サイクル、HAST、高温保存、およびMIL-STDとJEDEC規格に準拠した機械的衝撃試験が含まれます。接合ウェーハペアは、お客様のアプリケーション固有の環境条件に合わせて認定されます。
品質保証
当社の計測ラボはISO 17025認定を維持し、NISTトレーサブルな標準器を使用しています。すべての測定機器は認証済み標準ウェーハを用いて毎日校正検証を行い、各パラメータタイプの測定不確かさを文書化しています。