コーティング基板
熱酸化膜、LPCVD窒化膜、金属薄膜、誘電体スタック付きプレコートウェーハ。
概要
コーティング基板は、幅広い半導体・MEMSデバイスの基盤となる材料です。GINECHIPは、熱酸化膜、LPCVD/PECVD窒化膜、ポリシリコン、金属膜、誘電体多層膜など、包括的なプレコートウェーハ基板サービスを提供し、シリコン、ガラス、化合物半導体基板上でカスタム膜スタックを実現します。
各コーティング基板には、完全な膜特性データと材料認証が付属します。当社の成膜設備は、熱酸化炉、LPCVD/PECVDリアクター、PVDスパッタ・蒸着システムを網羅しており、幅広い基板材料にわたって厳格な厚み・応力・均一性目標に対応できるプロセスの柔軟性を備えています。
利用可能なコーティング種類
熱酸化膜 (SiO₂)
ゲート誘電体、マスキング、パッシベーション向けのドライ・ウェット成長二酸化ケイ素で、厚みと屈折率を精密に制御しています。
- Dry: 10nm–300nm, Wet: 100nm–2μm
- Uniformity: ±2% within-wafer
- Refractive index: 1.46 @ 633nm
- Breakdown field: > 10 MV/cm
低応力窒化ケイ素 (Si₃N₄)
低応力・高KOHエッチング選択比のLPCVD窒化膜で、MEMSメンブレンや拡散マスキングに最適です。
- Thickness: 50nm–2μm
- Stress: < 100 MPa (low-stress nitride)
- Refractive index: 2.0 @ 633nm
- Etch selectivity to Si: > 500:1 in KOH
ポリシリコン
抵抗率と結晶粒径を調整可能なドープ・アンドープポリシリコン膜で、ゲート電極、抵抗器、MEMS構造層に使用されます。
- Thickness: 100nm–10μm
- Resistivity: 0.001–1000 Ω·cm (doped)
- As-deposited or annealed (stress control)
- Grain size: 20–100nm (deposition condition)
金属膜・スタック
スパッタまたは蒸着によるAl、Au、Pt、Niの多層スタックで、ワイヤボンディングパッド、オーミックコンタクト、拡散バリアに使用されます。
- Al: 100nm–5μm (wirebonding)
- Ti/Au: 20/200nm–50/1000nm
- Cr/Au, Ti/Pt/Au, Ti/Ni/Au stacks
- Sheet resistance as specified per process
分布ブラッグ反射鏡 (DBR) コーティング
高屈折率・低屈折率材料を交互に積層した多層誘電体スタックで、目標波長で99.9%を超える反射率を実現します。
- SiO₂/TiO₂, SiO₂/Ta₂O₅, SiO₂/Si₃N₄
- 3–50 layer pairs
- Reflectivity > 99.9% at design wavelength
- Custom spectral targets: 400nm–2μm
パリレン・コンフォーマルコーティング
気相重合により成膜される、ピンホールのない生体適合性パリレンで、複雑な形状に対して気密で均一な被覆を実現します。
- Thickness: 0.5μm–50μm
- Dielectric constant: 2.65–3.15
- USP Class VI biocompatible
- No pinholes, true conformal coverage
対応基板
シリコンウェーハ
50mmから300mmまでのプライムグレード・テストグレードSiウェーハを、コーティング用に任意の結晶方位・抵抗率で提供します。
ガラス基板
光学、MEMS、マイクロ流体アプリケーション向けのホウケイ酸ガラス、溶融シリカ、ディスプレイグレードガラス基板。
GaAs基板
RF、フォトニクス、光電子デバイスのコーティング向けの半絶縁性・n型ヒ化ガリウムウェーハ。
InP基板
精密な成膜を必要とするフォトニクス・高周波デバイス向けリン化インジウムウェーハ。
フレキシブル・ポリマー基板
ポリイミド、PETなどのフレキシブル基板材料に対応する低温対応コーティングプロセス。
サファイア基板
LED、光学窓、高温電子デバイス向けにコーティングされたAl₂O₃基板。
成膜技術
熱酸化
- Dry oxidation (O₂): Highest quality SiO₂ for gate dielectrics, 10nm–300nm
- Wet oxidation (H₂O vapor): Higher growth rate for thicker oxides, 100nm–2μm
- Chlorinated oxidation (TCA/TCE): Enhanced minority carrier lifetime for power devices
- Available on 100mm, 150mm, and 200mm Si wafers
LPCVD
- Si₃N₄: Low-stress recipe (< 100 MPa) for MEMS membranes
- Polysilicon: Doped or undoped, tunable grain size and stress
- TEOS SiO₂: Conformal oxide with excellent step coverage
- Batch processing for cost efficiency at volume
PECVD
- SiO₂: Low-temperature (< 400°C) oxide for post-metallization passivation
- Si₃N₄: Dielectric passivation with tunable stress (compressive to tensile)
- SiON, a-Si: Anti-reflection coatings, absorber layers
- High deposition rate, compatible with temperature-sensitive substrates
PVD
- DC/RF Magnetron Sputtering: Al, Ti, Au, Pt, Cr, Ni, Cu, ITO
- E-beam / Thermal Evaporation: High-purity metal films for lift-off processes
- Reactive Sputtering: TiN, TaN barrier/adhesion layers
- Shadow mask or full-wafer deposition
品質管理
各コーティング基板は、膜厚マッピング、均一性検証、密着性試験、SEMI規格に基づく表面検査を含む厳格な品質管理を受けます。