シリコンインターポーザ

TSMC's CoWoS platform is the most widely deployed silicon interposer technology, with production volumes exceeding 2.68 million wafers. The silicon interposer provides the high-density interconnect fabric between logic compute dies, HBM stacks, and I/O chiplets. GINECHIP supplies the starting silicon substrates, TSV-processed wafers, and RDL-metallized interposers for CoWoS production.

HBMスタック（HBM2E、HBM3、HBM3E）には、1,024ビット幅インターフェースと55μm（μ-bump）～10μm（ハイブリッドボンド）のバンプピッチを備えたシリコンインターポーザが必要です。インターポーザはHBMスタック基部のロジックダイから演算ダイへ広帯域メモリバスをルーティングし、スタックあたり1.6 TB/sの帯域幅を実現します。

UCIe（Universal Chiplet Interconnect Express）およびBoW（Bridge of Wires）の標準化インターフェースにより、シリコンインターポーザ上での異種チップレット統合が可能になります。インターポーザは物理層の相互接続構造を提供し、複数のレチクルサイズのチップレット間にわたり、UCIe標準および高度なUCIe標準のデータレート16～64 GT/s/レーンをサポートします。

大規模言語モデル（LLM）のトレーニングおよび推論アクセラレータには、レチクル限界の2.5倍を超えるダイサイズに対応するためのレチクルスティッチングを備えたインターポーザが求められます。インターポーザは複数の演算タイル、HBMスタック、高速SerDesチップレットを接続し、インターポーザ全体で10 TB/sを超える帯域幅を実現します。

Data center switch ASICs (51.2T, 102.4T) require interposers for integrating the large switch die with multiple HBM stacks and high-speed SerDes. The interposer's dense routing capability (L/S 0.4/0.4μm) is essential for routing the massive I/O count (2,000+ signal pins) from the switch ASIC to the package substrate.

マルチダイFPGAおよびハードウェアエミュレーションプラットフォームは、シリコンインターポーザを利用して複数のFPGAファブリックダイを単一のインターポーザ上で接続します。インターポーザは、マルチダイFPGAを単一の論理デバイスとして見せることを可能にする、高帯域幅・低遅延のダイ間相互接続構造を提供します。