אינטרפוזר סיליקון
אינטרפוזרי סיליקון עם TSV ו-RDL רב-שכבתי עבור CoWoS, HBM, אינטגרציית צ'יפלטים ואריזת מאיצי AI/ML. זמינים בדרגות פסיבית, אקטיבית ו-RF בהתנגדות גבוהה עד 300mm.
סקירה כללית
אינטרפוזר הסיליקון הוא מארג החיבור הקריטי בלב האריזה המתקדמת 2.5D ו-3D. הוא משמש כמצע ניתוב בצפיפות גבוהה בין שבבי הצ'יפ לבין מצע המארז האורגני, ומספק חיבורים בפיץ עדין (L/S עד 0.4/0.4μm) שאינם ניתנים להשגה על מצעים אורגניים. Through-Silicon Vias (TSV) מספקים מעברים חשמליים אנכיים, בעוד RDL רב-שכבתי מ-Cu מספק ניתוב רוחבי בין צ'יפלטים, ערימות HBM וממשקי I/O.
GINECHIP מספקת מצעי אינטרפוזר סיליקון בדרגות פסיבית, אקטיבית (CoWoS-L עם LSI מוטבע) ו-RF בעל התנגדות גבוהה, עם יחסי גובה-רוחב TSV עד 15:1 וקו/רווח RDL עד 0.4/0.4μm. האינטרפוזרים שלנו זמינים בקטרים 200mm ו-300mm, עם אפשרויות עובי מ-100μm עד 775μm. כל האינטרפוזרים עוברים מטרולוגיה חשמלית ומכנית מקיפה, לרבות התנגדות/תפוקת TSV, רציפות RDL, זיהוי חללים ובדיקת שלמות באמפים.
סוגי אינטרפוזרים
Passive TSV Interposer
הנפוץ ביותראינטרפוזר סיליקון עם TSV למעברים חשמליים אנכיים ו-RDL רב-שכבתי בצד הקדמי ו/או האחורי לניתוב רוחבי. ללא רכיבים אקטיביים — מצע חיבור פסיבי בלבד. משמש ב-CoWoS-S, מעבדים מבוססי צ'יפלטים ואינטגרציית HBM. מציע את צפיפות החיבור הגבוהה ביותר (L/S עד 0.4/0.4μm) ואת השהיית האות הנמוכה ביותר מבין כל סוגי האינטרפוזרים.
Active Interposer (CoWoS-L)
LSI מוטבעאינטרפוזר סיליקון עם שבבי חיבור סיליקון מקומיים (LSI) מוטבעים לחציצת אותות אקטיבית, גישור פרוטוקולים וניהול הספק. שבבי ה-LSI מוטבעים בתוך הדיאלקטרי של האינטרפוזר, ומספקים ניתוב אקטיבי בין צ'יפלטים ללא קנס השהיה של יציאה מחוץ לאינטרפוזר. CoWoS-L מייצג את החזית הטכנולוגית באינטגרציית מאיצי AI/ML.
High-Resistivity RF Interposer
RF/mmWaveאינטרפוזר סיליקון המיוצר על סיליקון בעל התנגדות גבוהה (> 1,000 Ω·cm) כדי למזער הפסדי מצע בתדרי RF ו-mmWave. מאפשר שילוב מערכי אנטנות, שבבי עיצוב אלומה ומשדרים-מקלטים על אינטרפוזר בודד עם רכיבים פסיביים משולבים (IPD) להתאמת עכבה וסינון. משמש במודולי 5G AiP וברדאר מערך פאזי.
מפרטים טכניים
| פרמטר | מפרט |
|---|---|
| חומר | Single-crystal silicon (CZ, FZ), High-resistivity Si (> 1,000 Ω·cm for RF) |
| קוטר | 200mm (8″), 300mm (12″) |
| עובי | 100μm – 775μm (standard), 50μm – 100μm (ultra-thin with temporary carrier) |
| קוטר TSV | 5μm – 100μm (application-dependent) |
| עומק TSV | 20μm – 300μm |
| יחס גובה-רוחב TSV | Up to 15:1 (via-first), up to 10:1 (via-middle) |
| RDL L/S | 0.4/0.4μm (fine-pitch), 2/2μm (standard), 5/5μm (coarse) |
| שכבות RDL | 1 – 8 metal layers (Cu damascene or semi-additive) |
| דיאלקטרי | SiO₂ (CVD), Si₃N₄, low-k polymer (BCB, PI) |
| סוג באמפ | μ-bump (Cu pillar + SnAg cap), C4 bump (SAC305/SnPb), Cu hybrid bond pad |
| מרחק באמפ | 10μm (hybrid bond) – 400μm (C4) |
| טביעת רגל של אינטרפוזר | Up to 2.5× reticle size (~2,100mm²) with stitching |
| TTV | ≤ 2μm (200mm), ≤ 3μm (300mm) |
| Bow / Warp | ≤ 30μm Bow, ≤ 40μm Warp (300mm, post-TSV) |
| אריזה | Class 100 cleanroom vacuum-sealed cassette or single-wafer shipper |
יישומים
TSMC's CoWoS platform is the most widely deployed silicon interposer technology, with production volumes exceeding 2.68 million wafers. The silicon interposer provides the high-density interconnect fabric between logic compute dies, HBM stacks, and I/O chiplets. GINECHIP supplies the starting silicon substrates, TSV-processed wafers, and RDL-metallized interposers for CoWoS production.
ערימות HBM (HBM2E, HBM3, HBM3E) דורשות אינטרפוזרי סיליקון עם ממשקים ברוחב 1,024 סיביות ומרחקי באמפ של 55μm (μ-bump) עד 10μm (הצמדה היברידית). האינטרפוזר מנתב את אפיק הזיכרון הרחב משבב הלוגיקה בבסיס ערימת ה-HBM אל שבב המחשוב, ומאפשר רוחבי פס של 1.6 TB/s לכל ערימה.
ממשקים מתוקננים UCIe (Universal Chiplet Interconnect Express) ו-BoW (Bridge of Wires) מאפשרים אינטגרציה הטרוגנית של צ'יפלטים על אינטרפוזרי סיליקון. האינטרפוזר מספק את שכבת החיבור הפיזית, ותומך בקצבי נתונים סטנדרטיים ומתקדמים של UCIe של 16–64 GT/s לכל נתיב על פני מספר צ'יפלטים בגודל רטיקל.
מאיצי אימון והסקה של מודלי שפה גדולים (LLM) דורשים אינטרפוזרים עם תפרי רטיקל (reticle-stitching) כדי להכיל גדלי שבב העולים על פי 2.5 ממגבלת הרטיקל. האינטרפוזר מחבר מספר אריחי מחשוב, ערימות HBM וצ'יפלטים של SerDes במהירות גבוהה עם רוחב פס העולה על 10 TB/s על פני האינטרפוזר.
Data center switch ASICs (51.2T, 102.4T) require interposers for integrating the large switch die with multiple HBM stacks and high-speed SerDes. The interposer's dense routing capability (L/S 0.4/0.4μm) is essential for routing the massive I/O count (2,000+ signal pins) from the switch ASIC to the package substrate.
מערכי FPGA מרובי שבבים ופלטפורמות אימולציית חומרה משתמשים באינטרפוזרי סיליקון כדי לחבר מספר שבבי FPGA על אינטרפוזר בודד. האינטרפוזר מספק מארג חיבור בין-שבבי ברוחב פס גבוה ובהשהיה נמוכה, המאפשר ל-FPGA הרב-שבבי להיראות כהתקן לוגי בודד.
איכות ומדידה
התנגדות ותפוקת TSV
מדידת חרטום קלווין ב-4 נקודות על מבני בדיקה. התנגדות TSV < 50 mΩ (אופייני, via בגודל 10×100μm). תפוקת רציפות שרשרת דייזי > 99.9% בשרשראות של 1,000 vias.
בידוד וזליגת TSV
מדידת I-V בין TSV למצע הסיליקון. זרם זליגה < 1 nA בהטיית 5V. מתח פריצה > 50V עבור שכבת SiO₂ תרמית בעובי 200nm.
בדיקה חשמלית של RDL
בדיקות רציפות ובידוד על מבני בדיקה של RDL. התנגדות הקו תואמת את התנגדות המשטח היעד (Cu: 1.7 μΩ·cm bulk). פריצת דיאלקטרי בין-שכבתי > 5 MV/cm.
מיקרוסקופיית קרני X / אקוסטית
זיהוי חללים במילוי Cu של TSV ובחיבורי באמפ. אפס חללים > 1μm במילוי TSV. C-SAM לבדיקת התקלפות ממשקים לאחר ריפלואו.
אינטרפרומטריית TTV / Bow / Warp
טופוגרפיה של פרוסה שלמה לאחר TSV ואחרי RDL. TTV ≤ 2μm, Bow ≤ 30μm, Warp ≤ 40μm עבור פרוסות 300mm. קריטי לשלבי ההצמדה וההרכבה שלאחר מכן.
חספוס פני שטח AFM
מדידת חספוס פני שטח לאחר CMP. דישינג Cu < 50nm, שחיקת דיאלקטרי < 30nm. Ra לאחר CMP < 1nm להתאמה עם הצמדה היברידית.
חתך FIB-SEM
כרסום בקרן יונים ממוקדת ודימות SEM של חתכי TSV ו-RDL. אימות רציפות מחסום/זרע, איכות מילוי Cu ושלמות ממשקים.
בדיקת גזירה / משיכה של באמפים
בדיקת שלמות מכנית של μ-bumps ובאמפי C4 לפי JEDEC JESD22-B117. חוזק גזירה > 50 MPa עבור באמפי עמוד Cu. חוזק משיכה > 5g עבור באמפי C4.
בקשת הצעת מחיר לאינטרפוזר סיליקון
ציין את דרישות ה-TSV וה-RDL שלך לקבלת פתרון אינטרפוזר מותאם.