אריזה מתקדמת
מעבר לחוק מור — אינטרפוזרים 2.5D, ערימת Die תלת-ממדית, FOWLP, מצעי TSV.
סקירה כללית
אריזה מתקדמת היא הנתיב המרכזי של תעשיית המוליכים למחצה מעבר לחוק מור. GINECHIP מספקת מצעים ושירותי תהליך מקיפים לאריזה מתקדמת, הכוללים אינטרפוזרים סיליקון 2.5D, ערימת 3D-IC, אריזה ברמת פרוסה מסוג Fan-Out (FOWLP) וטכנולוגיית TSV, ותומכת באינטגרציה הטרוגנית מרמת השבב ועד רמת המערכת.
אנו מספקים איכות ודיוק המובילים בתעשייה — כל תהליך מתבצע בסביבת חדר נקי ISO Class 5, המבטיחה את רמת האמינות והתפוקה הגבוהה ביותר.
טכנולוגיות אריזה
אינטרפוזר סיליקון 2.5D
אינטרפוזרים מסיליקון מבוססי TSV מנתבים אותות בצפיפות גבוהה בין מספר שבבים על גבי נשא יחיד, ומאפשרים את חיבורי הקלט/פלט הרחבים הנדרשים לערימות זיכרון HBM ול-SoC רב-שבבי.
ערימת שבבים 3D והצמדה היברידית
ערימה אנכית משבב-לשבב ומפרוסה-לפרוסה באמצעות הצמדה תרמו-קומפרסיבית או היברידית Cu-Cu מספקת את החיבורים הקצרים ביותר עבור ארכיטקטורות HBM, חיישני תמונה ו-3D-IC מסוג לוגיקה-על-לוגיקה.
אריזה ברמת פרוסה מסוג Fan-Out (FOWLP)
שבבים תקינים מאורגנים מחדש בפרוסה יצוקה ומנותבים מחדש באמצעות RDL נחושת בפסיעה עדינה, ומבטלים את הצורך במצע לאריזה דקה וזולה יותר עם ביצועים חשמליים מעולים.
מערכת-באריזה מסוג Fan-Out (SiP)
RDL עדין במיוחד של 1μm, התקנים פסיביים משולבים ומיגון Cu מאחדים מספר שבבים למודול Fan-Out יחיד עבור יישומי קצה קדמי RF ו-SiP קומפקטי.
FC-BGA (Flip-Chip BGA)
שבבי Flip-Chip מורכבים ישירות על מצעי למינציה עם חיבורי מיקרו-ויה וניתוב קווים דקים mSAP — פלטפורמת האריזה המרכזית עבור CPU, GPU ו-ASIC לרשתות.
אינטרפוזר זכוכית (TGV)
מעברי TGV על מצעי זכוכית שטוחים במיוחד ובעלי אובדן נמוך מציעים CTE ניתן לכיוונון וביצועי RF עדיפים על פני סיליקון, אידיאליים ל-RDL בתדר גבוה ולאינטרפוזרים גדולים מסוג Fan-Out.
שירותי תהליך זמינים
ניתוב שכבת הפצה מחדש בפסיעה עדינה ומתכות תת-בליטה לחיבור ברמת הפרוסה, מ-10μm סטנדרטי ועד 0.4μm עדין במיוחד.
קידוח מעברים דרך סיליקון וזכוכית, שיקוע שכבת ליינר ומילוי נחושת לחיבור אנכי בצפיפות גבוהה באריזות 2.5D/3D.
שיוף גב מדויק וליטוש להסרת מתחים לעובי סופי מתחת ל-50μm לחשיפת TSV ולערימה תלת-ממדית.
שירותי הצמדה תרמו-קומפרסיבית והצמדה היברידית Cu-Cu לערימת 3D-IC, בדיוק יישור תת-מיקרוני.
מיקום שבבים, יציקת תרכובת אפוקסי ועיבוד פרוסה/פאנל משוחזרים עבור FOWLP ו-SiP מסוג Fan-Out.
AOI, רנטגן, C-SAM וניתוח חתך לבדיקת שלמות RDL, איכות מילוי מעברים ואמינות ברמת האריזה.
תחומי יישום עיקריים
אינטרפוזרים סיליקון 2.5D מחברים בין שבבי לוגיקה לערימות זיכרון HBM, ומספקים את צפיפות רוחב הפס הנדרשת לשבבי אימון והסקה של AI.
אינטרפוזרים TSV והצמדה היברידית Cu-Cu מערימים מספר שבבי DRAM עם ממשקי הקלט/פלט הרחבים הנדרשים לקוביות זיכרון HBM3 ו-HBM3E.
FOWLP ו-SiP מסוג Fan-Out מקטינים את שטח האריזה וגובהה עבור מעבדי יישומים ומודולי RF בסמארטפונים ובמכשירים לביש.
RDL בפסיעה עדינה עם רכיבים פסיביים משולבים ומיגון Cu מאחד מסננים, מתגים ומגברי הספק במודול RF קומפקטי.
אריזת Flip-Chip BGA ו-Fan-Out אמינה, מדורגת לטווחי טמפרטורה מורחבים ולרעידות במערכות ADAS, מודולי הספק ובקרים תעשייתיים.
אריזת 2.5D בצפיפות גבוהה מחברת ASIC-ים של מתגים למנועים אופטיים ול-chiplets מסוג SerDes עבור שבבי רשת מהדור הבא.
כללי תכנון RDL
| פרמטר | RDL סטנדרטי (≤ 10μm L/S) | RDL קו-דק (≤ 5μm L/S) | RDL דק במיוחד (≤ 2μm L/S) |
|---|---|---|---|
| Minimum L/S | 5/5μm | 2/2μm | 0.4/0.4μm |
| Cu Thickness | 5–8μm | 3–5μm | 1–3μm |
| Via Diameter | 20–30μm | 10–15μm | 5–10μm |
| Dielectric | Polyimide (PID) | Polyimide or BCB | SiO₂ (CVD) |
| Dielectric Constant (k) | 3.0–3.5 | 2.6–3.0 | 3.9 (SiO₂) |
| Number of Layers | 1–3 | 2–5 | 2–8 |
| Cu Deposition Method | Semi-additive (SAP) | SAP or Damascene | Cu Damascene |
| Planarization | None or CMP | CMP | CMP (per layer) |
בחירת מצע
בחירת המצע קריטית לביצועי האריזה הכוללים באריזה מתקדמת. צוות ההנדסה שלנו ימליץ על שילוב חומר המצע והמפרט האופטימלי בהתבסס על ארכיטקטורת האריזה, תקציב התרמי ודרישות הביצועים החשמליים שלכם.
איכות ומדידה
כל תהליך RDL ו-TSV מתבצע בחדר נקי ISO Class 5 עם מדידה מלאה בקו הייצור, בגיבוי מערכת האיכות ISO 9001:2015 שלנו.
מוכנים להתחיל?
צור קשר עם צוות ההנדסה שלנו כדי לדון בדרישות הספציפיות שלך ולקבל הצעת מחיר מפורטת תוך 24 שעות.