mmWave帯域での低損失
tan δ < 0.005、比誘電率約4.6（シリコンのおよそ半分）により、5G/6Gフロントエンドや車載レーダーモジュールの基板損失を低減します。
技術 · ガラス相互接続
TGV — ガラス貫通ビア
ガラスインターポーザ、mmWave RFモジュール、気密MEMSパッケージ向けのガラス貫通ビア。100～300mmガラスウェーハでのビア形成、絶縁ライナー、銅充填、平坦化まで対応します。
AR 6:1–10:1 TGVアスペクト比
10–200μm ビア径
tan δ < 0.005 誘電損失
100mm–300mm ウェーハ径
概要
ガラスは先進パッケージングの中心材料になりつつあります。低い誘電率と損失正接（tan δ < 0.005）によりmmWave帯域でも挿入損失を低く抑えられ、CTEはシリコンに整合でき、300mmウェーハをはるかに超える大型フォーマットも入手可能です。シリコンインターポーザが同時に備えられないこの3つの利点を、実用的な電気相互接続に変えるのがガラス貫通ビアです。ガラスを貫く垂直の金属充填経路です。
GINECHIPは、ビア形成、誘電体絶縁、バリア／シード成膜、銅充填、余剰膜除去、再配線まで、TGVフロー全体を単一のISOクラス5クリーンルーム内で実行します。ビア、ライナー、RDLを1つのスタックとして設計するため、プロセスステップ間のインターフェース互換性は認定段階で発見するものではなく、設計段階で作り込まれます。
シリコンではなくガラスを選ぶ理由
シリコンに整合したCTE
Borofloat 33や無アルカリガラスはシリコンの2.6 ppm/°Cに整合でき、大型インターポーザの熱応力と反りを低減します。
大面積・低コスト
ガラスは300mmウェーハをはるかに超えるパネルで供給されるため、インターポーザが大型化するほど単位面積あたりのコストが下がります。これがパネルレベルパッケージングの経済性です。
気密かつ透明
ガラスキャップは光学的透明性を保ちながらMEMSキャビティを気密封止でき、光学MEMS、圧力センサー、マイクロ流体デバイスに有用です。
TGV形成方法
Laser-Induced Deep Etching (LIDE)
高ARLIDEは2段階プロセスを採用します。まずフェムト秒レーザーでガラスを改質して改質トラックを形成し、続いて湿式化学エッチングでレーザー改質部を選択的に除去します。これにより、マイクロクラックと残留応力が最小限の、平滑な壁を持つ高アスペクト比（最大10:1）のTGVが得られます。LIDEプロセスは、直径100mm～300mmのホウケイ酸ガラス、溶融シリカ、無アルカリガラス基板に対応します。
AR Up to 10:1
最小径 10μm
側壁Ra < 100nm
スループット ~100 vias/s
Focused Electrical Discharge
高速集束放電（放電加工またはスパーク支援化学エッチングとも呼ばれる）は、工具電極とガラス表面間の高電圧放電を利用して材料を局所的にアブレーションします。この方法は、50～200μmのビア径で最高のスループット（毎秒最大1,000ビア）を提供します。最小フィーチャサイズよりもスループットを優先する粗ピッチTGVインターポーザに最適です。
AR Up to 3:1
最小径 50μm
側壁Ra < 200nm
スループット ~1,000 vias/s
Ultrashort Pulse Laser Ablation
汎用性後続の湿式エッチングなしで、ガラスを直接フェムト秒またはピコ秒レーザーでアブレーションします。超短パルス幅（< 1 ps）が熱影響部とマイクロクラックを最小化します。この方法はビア形状（テーパー、ストレート、成形側壁）に最大の柔軟性を提供し、すべてのガラスタイプに対応します。スループットはLIDEや放電法より低いものの、試作および少量生産に適しています。
AR Up to 5:1
最小径 20μm
側壁Ra < 200nm
スループット ~10 vias/s
TGVプロセスフロー
- 01 ビア形成
- 02 絶縁ライナー
- 03 バリア・シード
- 04 銅充填
- 05 余剰膜除去
- 06 RDL・バンプ
- 07 試験・検査
技術仕様
| パラメータ | 仕様 |
|---|---|
| 基板材料 | Borofloat 33 · Fused silica quartz · AN100 alkali-free glass · Sapphire Al₂O₃ |
| 直径 | 100mm (4″) · 150mm (6″) · 200mm (8″) · 300mm (12″) |
| TGV形成方法 | LIDE · Focused electrical discharge · Wet HF etching · Ultrashort-pulse laser ablation |
| ビア径 | 10μm – 200μm |
| アスペクト比 | Up to 10:1 (LIDE) · up to 6:1 (laser) · up to 3:1 (wet etch) |
| ビアピッチ | 50μm – 500μm |
| 側壁粗さ | < 200nm Ra (laser) · < 100nm Ra (LIDE) · < 50nm (wet etch + anneal) |
| アイソレーションライナー | PECVD SiO₂ (100–500nm) · ALD Al₂O₃ (50–100nm) · BCB / SU-8 |
| メタライズ | Cu (PVD seed + electroplating) · Ti/Cu · TiW/Cu · Cr/Au · Cu/Ni/Au |
| ビア抵抗 | < 100 mΩ (typical, 50×500μm via, solid Cu fill) |
アプリケーション
2.5Dガラスインターポーザ
TGVウェーハは、2.5Dパッケージ用ガラスインターポーザの中核となる構成要素です。ガラスの低誘電率（εr = 4.0–5.5）と低損失正接（tan δ < 0.005）はシリコンインターポーザに比べて信号減衰を低減し、高速デジタルおよびRF用途に最適です。TGVウェーハ両面の多層RDLが、チップレット、HBMスタック、パッケージ基板間の横方向配線を提供します。
mmWave・RFフロントエンドモジュール
ガラス基板の低誘電損失とTGV相互接続の組み合わせにより、アンテナからビームフォーミングICへの低損失RF遷移が可能になります。5G mmWave（28/39 GHz）および6G（100+ GHz）アンテナ・イン・パッケージモジュール向けのTGVベースインターポーザは、遷移あたりの挿入損失 < 0.5 dBを達成し、有機基板ベースの代替品より大幅に優れています。
CoPoSパネルレベル統合
CoPoS（Chip-on-Panel-on-Substrate）アーキテクチャは、TGVメタライズされたガラスパネルをインターポーザ基板として利用します。TGVは、表面側RDL（チップ間配線）と裏面側パッケージ基板インターフェース間の垂直相互接続を提供します。510×515mmガラスパネル上でのパネルレベルTGV形成により、ウェーハレベル手法に対するCoPoSの4.5倍のスループット優位性が実現します。
ガラスフォトニックインターポーザ
集積光導波路（溶融シリカにフェムト秒レーザーで書き込んだもの）を備えたTGVウェーハは、単一のガラス基板上で電気相互接続（Cu充填TGV）と光相互接続（導波路）の共集積を可能にします。これは、光子エンジンとスイッチASIC間で電気信号と光信号の両方をルーティングする必要がある共同パッケージ光学（CPO）にとって極めて重要です。
MEMSパッケージング・相互接続
TGVウェーハは、MEMSウェーハレベルパッケージ向けに気密で低寄生の電気フィードスルーを提供します。ガラスの電気絶縁性（抵抗率 > 10¹⁰ Ω·cm）により、シリコンTSVウェーハで必要な誘電体アイソレーション層が不要になり、製造プロセスが簡素化され、容量性MEMSセンサの寄生フィードスルー容量が低減します。
マイクロ流体・BioMEMSデバイス
ホウケイ酸ガラスまたは溶融シリカウェーハのガラス貫通ビアは、ラボオンチップおよびオルガンオンチップデバイスにおけるマイクロ流体層間の流体相互接続を可能にします。ガラスの光学的透明性により流体チャネルのリアルタイム蛍光顕微鏡観察が可能となり、化学的不活性性が生体サンプルや腐食性試薬との適合性を確保します。