基板
MEMSプロセス
再処理
アクセサリ
リソース
会社
ショップ
コスト削減 70–90% プライムウェーハ比
100mm – 300mm すべての直径
100nm – 2μm SiO₂ 酸化膜コーティングオプション
大口割引 ボリューム価格
オンラインで注文 — 当社の ショップ
ショップで見る

ダミー・メカニカルウェーハ

ダミーおよびメカニカルグレードのシリコンウェーハは、半導体ウェーハ階層の中で最も低コストのシリコン基板であり、最も緩い仕様で製造され、非生産用途専用です。その唯一の目的は、物理的な空間を占め、電気的特性や表面品質の要件を負うことなく、プロセス装置内で熱的・機械的存在を提供することです。

これらのウェーハは、プライムまたはテストグレードの仕様を満たさないCZシリコンインゴットの部位から製造されます — 通常はインゴットのテール部やコーン部、規格外の抵抗率材料、あるいは外観や寸法上の理由でプライムグレード検査に不合格となったウェーハです。これらの材料はスクラップやリサイクルではなく、コスト効率の高いダミーウェーハとして再利用され、炉のフィルやツールセットアップにプライムグレード材料を消費する場合と比べて、ファブのコストを年間数百万ドル削減します。

GINECHIPでは、すべての標準径(100mm~300mm)のダミーおよびメカニカルウェーハを、ラップド(マット)から片面研磨までの表面仕上げで供給しています。酸化膜コーティングオプション — 100nm~2μmの熱SiO₂ — は、シリコン表面をピットや汚染の取り込みから保護することで、複数の熱サイクルにわたって使用寿命を延ばします。LPCVD窒化膜コーティングは、高温酸化環境に対する追加の保護を提供します。当社は積極的な大口価格を提供しており、注文量が多いほどウェーハあたりのコストが低くなります。

ダミーウェーハの用途

🔥

Furnace Fill & Thermal Uniformity

Horizontal and vertical diffusion/LPCVD furnaces require full boat-loading for proper gas flow dynamics and temperature uniformity. Dummy wafers fill vacant slots at the ends of each boat (end-caps) and between production lots, maintaining consistent thermal mass and gas residence time. A single vertical furnace may use 60–120 dummy wafers continuously.

🔧

Tool Setup & Chamber Conditioning

New etch, deposition, or implant chambers require tens to hundreds of wafers for initial conditioning — coating chamber walls, stabilizing RF plasma impedance, and seasoning shields and clamps before production wafers are committed. Using dummy wafers for this task avoids wasting costly prime or monitor-grade material.

🌡️

Temperature Profiling & Thermal Uniformity

Thermocouple-instrumented dummy wafers map temperature distribution across furnace boats and RTP chambers. Multiple thermal profiling runs with TC wafers characterize ramp rates, overshoot, and steady-state uniformity before production qualification begins.

🤖

Mechanical Handling Qualification

Automated material handling systems (AMHS), wafer sorters, EFEMs, and load-lock robots require testing with physical wafers to verify alignment, gripping force, mapping sensors, and wafer-centering accuracy. Dummy wafers allow extensive handling trials with zero risk to product material.

酸化ダミーウェーハ

ベアシリコン製ダミーウェーハの動作寿命は限られています。酸化性または反応性のプロセス環境で1~2回の熱サイクルを経ると、シリコン表面にピット、粗さ、汚染の取り込みが生じ、パーティクルを発生させてプロセスチャンバを汚染する可能性があります。より長いダミーウェーハ寿命を必要とするファブ向けに、酸化ダミーウェーハは保護的なSiO₂バリアを提供し、交換が必要になるまで複数の熱サイクルに耐えます。

酸化膜は犠牲バリアとして機能します — 炉のサイクルごとに徐々に厚くなり劣化しますが、下地のシリコンをピットや重金属汚染の取り込みから保護します。酸化膜が最終的に厚くなりすぎる(> 3μm)、粗くなりすぎる、または許容限界を超えて汚染された場合、ウェーハはプライムウェーハのほんの一部のコストで新しい酸化ダミーウェーハに交換されるだけです。

酸化膜厚使用可能熱サイクル数最適な用途
100nm SiO₂ 1–2 thermal cycles Short furnace seasoning, single-use
200nm SiO₂ 3–5 thermal cycles Standard weekly furnace fill rotation
500nm SiO₂ 8–12 thermal cycles Extended campaigns, reduced replacement frequency
1μm SiO₂ 15–25 thermal cycles Long-life dummy wafers, monthly replacement
2μm SiO₂ 30–50+ thermal cycles Maximum lifetime, minimum cost-per-cycle

塩素系化学種を用いる過酷なプロセス(例:HClゲッタリングサイクル、TCAチューブ洗浄)を稼働するファブでは、LPCVD窒化シリコンコートダミーウェーハ(100nmまたは200nmのSi₃N₄)が優れた耐薬品性を提供します。窒化膜コートウェーハはHCl含有雰囲気中で最大100回の熱サイクルに耐え、頻繁なin-situ洗浄を受ける炉心管に最適です。

表面仕上げオプション

ラップド(マット)

最低コストの表面仕上げ。ウェーハ表面はスライス/ラップ直後の状態のままで、マットで非反射の外観を呈します。表面品質が無関係な炉のエンドキャップや機械的ハンドリング試験に許容されます。ウェーハあたりのコストが最も低く、高消費用途に最適です。

コスト:最低 用途:炉のフィル

片面研磨(SSP)

片面を鏡面仕上げに研磨。ダミーウェーハが生産ウェーハの熱放射率とガス流の相互作用を厳密に模擬する必要がある場合に必要です。RTPおよびエピタキシャルリアクターのツールセットアップに使用されます。

コスト:中 用途:RTP/エピ設定

大口発注とボリューム割引

ダミーウェーハはボリュームコモディティです。1つの300mmファブは、炉のフィル、チャンバコンディショニング、ツールセットアップのために月に2,000~5,000枚のダミーウェーハを消費することがあります。GINECHIPのサプライチェーンは大量供給に対応した体制で、月間の数量コミットメントが大きいほど、ウェーハあたりの価格が低くなります。一般的な価格ブレークは月間500枚、2,500枚、10,000枚以上に適用されます。

消費パターンが予測可能なファブ向けに、毎月の納入スケジュールを伴う包括購買契約を提供しており、繰り返しのRFQの必要性を排除し、安定した供給を確保します。ダミーウェーハと他の基板タイプ(プライム、テスト、SOI)の同梱出荷は、追加の輸送最適化と書類の統合の対象となります。

技術仕様

パラメータ入手可能範囲/値
Wafer Type Dummy Grade, Mechanical Grade (non-production, lowest cost)
Growth Method CZ (Czochralski) — recycled ingot tail/cone ends accepted
Diameter 100mm, 125mm, 150mm, 200mm, 300mm (all diameters)
Dopant Type Any — P-type or N-type, no guarantee of consistent type lot-to-lot
Resistivity Range Any — loose/no specification (lowest-cost sourcing)
Crystal Orientation 〈100〉 or 〈111〉 — as available, not selected
Thickness Per SEMI M1–M13, wide tolerance (±20μm or greater)
TTV (Total Thickness Variation) ≤ 10μm (200mm), ≤ 15μm (300mm)
Bow / Warp ≤ 50μm Bow, ≤ 60μm Warp (all diameters, as-sawn tolerance)
Surface Finish As-lapped (matte), etched (chemical), or single-side polished (SSP)
Oxide Coating (Thermal SiO₂) 100nm, 200nm, 500nm, 1μm, 2μm (for extended thermal cycling)
Nitride Coating (LPCVD Si₃N₄) 100nm, 200nm (high-temperature oxidation/diffusion barrier)
Edge Profile As-sawn or SEMI standard round/T-edge if polished
Flat / Notch May or may not conform to SEMI — as available
Particle Specification None — visual inspection for gross contamination only
Laser Mark Optional — batch-level marking only (no individual wafer traceability)
Backside Treatment As-lapped or etched — no additional treatment required
Packaging Bulk cassette, multi-wafer pack, or plastic shippers — cost-optimized
Cost vs. Prime 70–90% cost reduction vs. equivalent prime-grade wafers

品質・検査

ダミーウェーハはプライムやテストグレード材料に適用される徹底的な計測の対象ではありませんが、GINECHIPはウェーハが安全に取り扱え、顧客の装置を損傷しないことを保証するため、最小限の検査プロトコルを実施します。

Mechanical Dimensions Thickness, diameter, and flat/notch geometry verified against SEMI standard tolerances with relaxed acceptance windows. Ensures compatibility with automated wafer handling equipment.
Visual Inspection High-intensity collimated light inspection for edge chips, cracks, and gross surface contamination. Wafers with damage capable of generating particles or causing handling failures are rejected.
Oxide Thickness (if coated) Ellipsometry or reflectometry for oxide/nitride-coated dummy wafers. 9-point thickness map documents coating uniformity (±5% for thermal oxide, ±8% for LPCVD nitride).
Cassette / Packaging Integrity Cassette and shipper inspection to verify freedom from cracks, particulate contamination, and electrostatic discharge (ESD) hazards. Bulk packaging must protect wafers during transit.
Batch-Level Lot Traceability Each shipment includes a packing list with lot origin, diameter, thickness, surface finish, and coating type (if applicable). Individual wafer traceability is not provided for dummy-grade material.

ダミーまたはメカニカルウェーハが必要ですか?

必要な直径、表面仕上げ、酸化膜コーティング厚(該当する場合)、月間数量、目標価格をご指定ください — 当社のサプライチェーンチームが24時間以内に競争力のある見積りを取得します。月間500枚以上のコミットメントでボリューム割引が利用可能です。

ISO 9001:2015 大口割引 酸化/窒化膜オプション コスト削減 70–90%