SOI 웨이퍼(Silicon-On-Insulator)
엔지니어링된 3층 기판 - 핸들 웨이퍼의 매립 산화물에 장치 실리콘. RF-SOI, FD-SOI CMOS, MEMS 센서, 실리콘 포토닉스 및 전력 관리 IC를 위한 Smart Cut, BESOI, SIMOX 및 ELTRAN 기술입니다. 맞춤형 BOX 및 장치 레이어 사양을 갖춘 200mm 및 300mm 직경.
SOI란 무엇인가?
실리콘 온 인슐레이터(SOI)는 얇은 단결정 실리콘 소자 층이 매립 산화막(BOX) 층 — 일반적으로 열산화 SiO₂ — 에 의해 벌크 실리콘 핸들 웨이퍼와 전기적으로 절연되는 엔지니어드 기판 기술입니다. 이 3층 구조는 벌크 CMOS에 내재된 기생 접합 커패시턴스를 제거하여 속도, 전력 효율, 노이즈 격리, 방사선 내성 및 고온 작동에서 상당한 이점을 제공합니다.
SOI 기술은 1990년대 국방 및 항공우주용 틈새 기판에서 매년 15억 개 이상의 RF 프런트엔드 모듈을 구동하는 주류 플랫폼으로 발전했으며, RF-SOI는 스마트폰 스위치 및 안테나 튜너 시장의 85% 이상을 차지하고 있습니다. 첨단 CMOS 노드에서 FD-SOI의 등장으로 SOI의 적용 범위는 엣지 AI, 자동차 마이크로컨트롤러 및 5G 인프라로 더욱 확대되었습니다 — 이는 모두 백게이트 바이어싱을 통해 트랜지스터 임계 전압을 동적으로 조정하는 독특한 능력을 활용합니다.
GINECHIP에서는 네 가지 확립된 방식 — Smart Cut(Soitec), BESOI, SIMOX 및 ELTRAN — 으로 제조된 SOI 웨이퍼를 200mm 및 300mm 직경, 맞춤형 소자 층 및 BOX 사양으로 공급합니다. 모든 로트에는 전체 계측 데이터(단면 TEM, 분광 타원계측, AFM 거칠기 및 SRP 비저항 프로파일링)가 제공됩니다.
SOI 재료 스택 구조
능동 소자가 제작되는 단결정 실리콘 막입니다. 비저항과 도핑은 귀하의 공정 요구 사항에 맞게 조정됩니다.
전기적 절연, 방사선 경도 및 MEMS 릴리스를 위한 에치 스톱 정밀도를 제공하는 고품질 열성장 이산화규소입니다.
기계적 지지 기판입니다. 표준 비저항 또는 고비저항(>3 kΩ·cm)으로 제공되며, RF 성능 향상을 위한 Trap-Rich 층을 선택적으로 추가할 수 있습니다.
SOI 제조 기술
네 가지 제조 방식이 SOI 기판을 생산하며, 각각 소자 층 품질, 비용 및 확장성에서 고유한 트레이드오프를 가집니다. 당사의 공급망은 네 가지 기술을 모두 포괄하므로 귀하의 애플리케이션, 물량 및 예산에 가장 적합한 방식을 추천해 드릴 수 있습니다.
Smart Cut
수소 이온 주입과 웨이퍼 분리를 사용하는 Soitec 독점 공정
주입된 수소가 매립된 분리면을 형성하고, 열 활성화가 웨이퍼를 분리합니다. 전사된 소자 층은 도너 웨이퍼의 결정 품질을 이어받습니다. 분리된 도너는 회수 및 재사용할 수 있어 비용이 절감됩니다. 글로벌 SOI 시장의 지배적 기술(점유율 >90%)입니다.
BESOI
접합 및 에치백 SOI — 기계적 박막화를 동반한 직접 웨이퍼 접합
산화된 두 웨이퍼를 상온에서 면 대 면으로 접합한 후 어닐링하여 접합을 강화합니다. 소자 웨이퍼는 목표 두께까지 연마 및 폴리싱됩니다. Smart Cut으로 달성할 수 없는 두꺼운 소자 층에 이상적입니다.
SIMOX
Separation by IMplantation of OXygen — 고선량 산소 주입
고선량 산소 이온을 실리콘 웨이퍼에 주입하고, 고온 어닐링으로 표면 아래에 화학양론적 SiO₂ 층을 형성합니다. 가장 얇고 균일한 BOX 층을 생성합니다. 방사선 경화 SOI CMOS에서 역사적으로 중요합니다.
ELTRAN
에피택셜 층 전사(ELTRAN) — 다공성 실리콘 리프트오프 공정(Canon)
다공성 Si 위에 성장한 에피택셜 실리콘을 산화된 핸들 웨이퍼에 접합합니다. 워터젯이 기계적으로 약한 다공성 층을 따라 구조를 분리합니다. 에피택셜 소자 층은 낮은 결함 밀도와 뛰어난 결정 품질을 특징으로 합니다.
RF 성능을 위한 핸들 웨이퍼 옵션
핸들 웨이퍼의 전기적 특성은 고주파 소자 성능에 지대한 영향을 미칩니다 — 특히 기판 결합 기생 성분이 삽입 손실과 고조파 왜곡을 지배할 수 있는 RF-SOI 스위치 및 5G/mmWave LNA에서 그러합니다.
표준 비저항
10–30 Ω·cm, p형 붕소 도핑. 비용이 가장 낮으며, 기생 기판 결합이 중요하지 않은 DC 및 저주파 애플리케이션에 적합합니다.
고비저항(HR-Si)
>3 kΩ·cm, p형. 기판으로 인한 삽입 손실과 크로스토크를 줄입니다. 4G/LTE RF-SOI 프런트엔드 스위치의 최소 사양입니다.
Trap-Rich HR-Si
>3 kΩ·cm, 다결정 실리콘 또는 비정질 Si 트랩 층 포함. 고주파에서 유효 비저항을 저하시키는 기생 표면 전도 채널을 억제합니다. 5G sub-6GHz 및 mmWave에 필수입니다.
기술 사양
| 매개변수 | 사용 가능 범위 / 값 |
|---|---|
| Device Layer Thickness | 50nm – 100μm (tolerance ±5% or better) |
| Device Layer Resistivity | 0.001 – 10,000 Ω·cm (P-type / N-type) |
| Device Layer Orientation | 〈100〉, 〈111〉, 〈110〉 (off-cut on request) |
| BOX Thickness | 100nm – 2μm thermal SiO₂ (up to 4μm custom) |
| BOX Uniformity | ±1% within-wafer, ±2% wafer-to-wafer (Std Dev) |
| Handle Wafer Diameter | 200mm (8″), 300mm (12″) |
| Handle Wafer Type | Standard, High-Resistivity (>3kΩ·cm), Trap-Rich HR-Si |
| Manufacturing Method | Smart Cut (Soitec), BESOI, SIMOX, ELTRAN |
| TTV / Bow / Warp | As low as < 3μm TTV, < 10μm Bow, < 15μm Warp |
| Surface Roughness (RMS) | < 0.2nm (AFM, 1×1μm scan) — Epi-Ready |
| Particle Specification | ≤ 10 particles @ 0.2μm (SEMI M53 compliant) |
애플리케이션 및 시장 부문
RF Front-End Modules
RF-SOI switches, LNAs, and antenna tuners for 4G/5G smartphones, WiFi 6E/7, and IoT connectivity. Low insertion loss and high linearity over 6 GHz.
FD-SOI CMOS
Fully Depleted SOI for ultra-low-power digital logic at 28nm, 22nm, and 18nm nodes. Back-bias capability enables dynamic Vt tuning for IoT and edge AI processors.
Power Management ICs
BCD-SOI technology for automotive, industrial, and consumer PMICs. High-voltage isolation up to 200V with reduced parasitic capacitance.
MEMS Sensors & Actuators
Precision MEMS structures using the device layer as a mechanical element. Accelerometers, gyroscopes, pressure sensors, micro-mirrors, and RF-MEMS resonators.
Silicon Photonics
SOI waveguides and photonic integrated circuits (PICs) for datacom transceivers, LIDAR beam steering, and quantum photonics. High-index-contrast optical confinement.
Radiation-Hardened Electronics
SOI substrates for space, aerospace, and nuclear applications. Inherent latch-up immunity and reduced single-event effects from the insulating BOX layer.
High-Temperature Electronics
SOI circuits operating above 225°C for downhole drilling, automotive engine compartments, and geothermal monitoring — where bulk CMOS fails.
Power SOI & LDMOS
High-voltage LDMOS transistors on SOI for base station power amplifiers, ENVELOPE tracking, and industrial motor drives. Superior isolation and thermal management.
계측 및 품질 보증
모든 SOI 웨이퍼 로트는 ISO 9001:2015 인증 파트너 시설에서 엄격한 다중 기법 특성 분석 프로토콜을 거칩니다. 모든 출하 시 완전한 분석 성적서(CoA)가 동봉됩니다.
귀하의 공정에 필요한 SOI 웨이퍼가 필요하십니까?
소자 층 두께, BOX 두께, 핸들 웨이퍼 비저항, 직경 및 수량을 지정해 주십시오 — 당사의 SOI 기판 전문가가 24시간 이내에 계측 데이터와 리드 타임이 포함된 상세 견적을 제공합니다.