필름 및 코팅 맞춤화
맞춤형 박막 증착 및 코팅 서비스 - 정밀한 광학, 전기 및 기계 사양에 맞게 설계된 유전체, 금속 및 다층 스택.
개요
반도체, MEMS 및 포토닉스 응용 분야를 위해 엔지니어링된 박막 증착입니다. 단층 유전체부터 복잡한 다층 광학 스택까지 당사의 증착 역량은 엄격한 두께 균일성과 조성 제어를 통해 열 산화, PECVD, LPCVD, ALD 및 PVD를 포괄합니다.
증착된 모든 필름은 두께 및 굴절률을 위한 분광 타원편광법, 균일성을 위한 49점 매핑, 응력 특성 분석을 위한 웨이퍼 곡률 측정을 통해 검증되었습니다. 필름은 프라임, 테스트 및 더미 등급 Si 웨이퍼는 물론 SOI, 유리, 사파이어 및 화합물 반도체 기판에도 증착됩니다.
유전체 필름
게이트 산화물, 층간 유전체, 패시베이션 및 하드 마스크를 위한 포괄적인 유전체 필름 증착입니다. 나노미터 미만에서 미크론 범위까지 두께 제어가 가능한 열, CVD 및 ALD 옵션.
| 매개변수 | 사용 가능한 범위/값 |
|---|---|
| Thermal SiO₂ (Dry) | 5nm–500nm, uniformity ±1%, RI 1.462, breakdown > 10 MV/cm |
| Thermal SiO₂ (Wet) | 50nm–3μm, uniformity ±2%, growth rate 5–10× faster than dry |
| PECVD SiO₂ | 100nm–5μm, uniformity ±3%, stress tunable (compressive or tensile) |
| LPCVD TEOS SiO₂ | 50nm–2μm, excellent step coverage, conformal > 95% |
| ALD Al₂O₃ | 5nm–100nm, uniformity ±0.5%, pinhole-free, high-k (εᵣ ≈ 9) |
| ALD HfO₂ | 2nm–50nm, EOT < 1nm, high-k (εᵣ ≈ 20–25) |
LPCVD 실리콘 질화물
- 밀도가 높고 결함이 적은 필름을 위해 700~850°C에서 화학양론적 Si₃N₄ 증착
- 나트륨 및 수분에 대한 탁월한 확산 장벽
- 인장 응력 ~1 GPa — 부유 MEMS 멤브레인에 이상적
- 두께 범위: 50nm~1μm, 균일성 < ±3%
PECVD 실리콘 질화물
- 250~400°C에서 증착 - 온도에 민감한 금속층과 호환됨
- RF 전력 비율을 통해 압축에서 인장까지 응력 조정 가능
- 최종 패시베이션 및 긁힘 방지에 사용
- 두께 범위: 100nm~2μm, 균일성 < ±5%
금속 필름 및 금속화
전극, 인터커넥트, 확산 장벽 및 시드층을 위한 PVD 스퍼터링 및 증발 금속 필름. 입자 구조가 제어되고 저항률이 낮은 고순도 타겟입니다.
| 매개변수 | 사용 가능한 범위/값 |
|---|---|
| Al (Aluminum) | 100nm–5μm, PVD sputtered, ±1% Si or ±0.5% Cu doping available |
| Ti / TiN | Ti 10–50nm / TiN 20–200nm, PVD reactive sputtering, diffusion barrier |
| TiW (Titanium-Tungsten) | 50–300nm, PVD, superior diffusion barrier for Au metallization |
| Cr / Au | Cr 10–30nm (adhesion) + Au 50–500nm, evaporation or sputtering |
| Ni / NiV | 50nm–5μm, electroplated or sputtered, solder-wettable UBM |
| Pt (Platinum) | 50–300nm, PVD, high-temperature stable, inert electrode material |
알루미늄 금속화
알루미늄(Al)은 CMOS, MEMS 및 개별 장치용 상호 연결 금속입니다. 일렉트로마이그레이션 저항을 위해 ±1% Si 또는 ±0.5% Cu 도핑으로 스퍼터링된 PVD. 공정 압력과 전력을 조정하여 필름 응력을 약간 압축에서 인장까지 조정할 수 있습니다. <의 경우 두께 범위 100nm~5μm; 5% 1σ 균일성. 접촉 합금화 및 결정립 안정화를 위해 성형 가스에서 400~450°C에서 증착 후 어닐링을 수행할 수 있습니다.
금 금속화
높은 신뢰성, 불활성 전극 및 와이어 본딩 애플리케이션을 위한 금(Au) 금속화. Cr/Au 또는 Ti/Au 스택은 10~30nm 접착층과 50~500nm 금을 사용합니다. 전자빔 증발(손상 최소화) 또는 DC 스퍼터링(접착력 향상)으로 증착됩니다. 와이어 본드 인장강도 > 200nm Au 패드의 25μm Au 와이어의 경우 8gf. 내산화성, 고전도성 전극이 필요한 용도에 적합합니다.
UBM(언더 범프 금속화)
플립칩 및 웨이퍼 레벨 패키징을 위한 언더 범프 금속화 스택입니다. 다층 스택에는 일반적으로 접착력(Ti, Cr), 확산 장벽(Ni, NiV, TiW) 및 납땜 가능 상부 층(Au, Cu)이 포함됩니다. 깨끗한 인터페이스를 위해 진공을 깨지 않고 단일 펌프 다운으로 모든 레이어가 증착되었습니다. 전기도금된 Ni/Au UBM은 전력 장치 응용 분야에 최대 5μm 두께까지 제공됩니다. SnAg, SnPb 및 무연 솔더 시스템과 호환됩니다.
다층 스택
특정 광학, 전기 또는 기계적 기능을 달성하기 위해 유전체, 금속 및 반도체를 결합한 엔지니어링 다층 필름 스택입니다. 깨끗하고 결함이 적은 인터페이스를 위해 중단 없는 진공을 사용한 단일 실행 증착입니다.
ONO 스택(SiO2 / Si₃N₄ / SiO2)
비휘발성 메모리(플래시, EEPROM) 및 DRAM 커패시터 유전체를 위한 산화물-질화물-산화물 인터폴리 유전체입니다. 각 레이어는 두께, 응력 및 구성에 대해 독립적으로 최적화됩니다. 질화물 층은 높은 전하 포획 밀도를 제공하는 반면, 산화물 층은 낮은 누출을 보장합니다. 누설 전류 밀도 < 5MV/cm에서 10⁻⁷ A/cm². 총 스택 두께는 18-45nm이며 개별 레이어 증착 시간을 조정하여 조정할 수 있습니다.
- SiO₂ / Si₃N₄ / SiO₂
- Total stack: 18–45nm
- EOT as low as 10nm
High-k/메탈 게이트(HKMG) 스택
고급 CMOS 게이트 개발을 위한 금속 게이트 전극이 있는 고유전율 유전체 스택입니다. IL SiO2(0.5~1nm 화학적 산화물) + ALD HfO₂(2~5nm) + PVD TiN(5~20nm 일함수 금속) + LPCVD 폴리-Si 캡. EOT < 1nm 달성 가능. n형(TiAl, La 캡핑이 있는 TaN) 및 p형(Al 캡핑이 있는 TiN) 밴드 에지 일함수 금속을 모두 사용할 수 있습니다. N2에서 500~1000°C에서 증착 후 어닐링 또는 인터페이스 상태 패시베이션을 위한 가스 형성.
- IL SiO₂ + HfO₂ + TiN + Poly-Si
- EOT < 1nm achievable
- N-type and P-type band-edge workfunction
반사 방지 코팅(ARC)
포토리소그래피 공정 제어를 위한 하단 및 상단 반사 방지 코팅. BARC(SiON 또는 유기, 50-100nm)는 기판 반사율과 정재파 효과를 억제합니다. 최적의 노출 균일성을 위해 포토레지스트 굴절률과 일치하는 TARC(Si가 풍부한 SiON, 30~80nm). 반사율 < 목표 파장(i-line 365nm, KrF 248nm, ArF 193nm)에서 2%. 코팅되지 않은 기판에 비해 선폭 변화가 30~50% 감소합니다.
- BARC: 50–100nm SiON or organic
- TARC: 30–80nm Si-rich SiON
- Optimized for i-line (365nm) and DUV (248nm)
MEMS 희생 및 구조 스택
표면 미세 가공을 위한 희생 및 구조적 레이어 스택. 증기 HF 또는 BOE에서 높은 식각 선택성을 갖는 희생층으로 PSG 또는 SiO2(0.5–5μm). 잔류 응력이 제어된 구조 층인 LPCVD 폴리-Si(0.5-10μm). 복잡한 3D MEMS 구조를 위한 희생층과 구조층이 교대로 있는 다층 스택입니다. 구조적 식각 희생 선택성 > 1000:1 깨끗하고 끈적임 없는 릴리스를 제공합니다.
- PSG / SiO₂ sacrificial
- LPCVD poly-Si structural
- Vapor HF or BOE release compatible
필름 계측 및 특성화
증착된 모든 필름은 배송 전에 포괄적인 계측을 거칩니다. 두께, 굴절률(n & k), 응력, 구성 및 표면 거칠기가 측정되어 최종 품질 보고서에 기록됩니다. 다음은 표준 특성화 제품군입니다.
- Spectroscopic Ellipsometry — thickness and n/k to ±0.1nm (Woollam M-2000)
- 49-Point Thickness Mapping — within-wafer uniformity verification
- Wafer Curvature / Stress — Tencor FLX, full-wafer stress map
- XRR (X-Ray Reflectivity) — sub-nanometer thickness for ultra-thin films
- AFM Surface Roughness — Ra/RMS per 1×1μm and 10×10μm scans
- Four-Point Probe — sheet resistance for conductive films
- XPS / EDX — film composition and stoichiometry verification
- Optical Microscope Inspection — visual check for pinholes, particles, delamination
응용
품질 및 인증
모든 필름 증착은 지속적인 입자 모니터링이 가능한 ISO 클래스 5(클래스 100) 클린룸에서 수행됩니다. 각 로트에는 두께, 균일성, 굴절률, 필름 응력 및 표면 거칠기를 기록하는 적합성 인증서가 함께 제공됩니다. 진행 중인 SPC 차트는 모든 증착 도구에 대해 유지관리되며 모든 계측 장비는 NIST 추적 가능 표준에 따라 보정됩니다. R&D 고객의 경우 재현 가능한 결과를 가능하게 하기 위해 자세한 프로세스 레시피 및 특성화 데이터가 포함됩니다.