실리콘 웨이퍼 기판
MEMS, CMOS, 전력 장치 및 포토닉스용 기초 재료입니다. 정확한 저항률, 결정 방향 및 표면 사양에 맞게 설계되었습니다.
개요
실리콘 웨이퍼는 여전히 반도체 장치 제조의 주요 기판으로 남아 있으며 전 세계 반도체 기판 시장의 90% 이상을 차지합니다. GINECHIP에서는 모든 주요 등급, 직경 및 사양에 걸쳐 실리콘 기판을 소싱 및 유통하며 50개국 이상에서 웨이퍼 팹, MEMS 파운드리, R&D 기관 및 패키징 하우스에 서비스를 제공하고 있습니다.
귀하의 응용 분야에서 대량 CMOS 생산을 위한 최고급 CZ 웨이퍼, 전력 장치용 초편평 FZ 웨이퍼, RF-SOI 스위치용 SOI 기판 또는 프로세스 검증을 위한 비용 효율적인 테스트 등급 웨이퍼 등 무엇을 요구하든 상관없이 당사의 공급망은 완전한 재료 추적성과 함께 일관된 로트 간 품질을 제공합니다.
실리콘 웨이퍼 제품 카테고리
카테고리를 선택하여 상세 사양과 제조 방법을 확인하고 견적을 요청하세요.
Prime Silicon Wafers
Device-grade CZ & FZ substrates. Sub-nanometer roughness, tight resistivity and thickness tolerances for CMOS, MEMS, and power devices.
Test / Monitor Wafers
Cost-optimized wafers for fab equipment qualification, process monitoring, and daily tool checks. Consistent electrical and mechanical properties.
Dummy / Mechanical Wafers
Lowest-cost non-production wafers for furnace fill, tool setup, thermal uniformity control, and mechanical handling qualification.
Reclaimed Wafers
Chemically-mechanically stripped and repolished wafers restored to near-prime quality. 30–60% cost savings with up to 5 reclaim cycles.
Ultra-Thin / Taiko Wafers
Wafers thinned to 20μm with Taiko ring process for 3D-IC stacking, power devices, BSI sensors, and advanced packaging.
FZ High-Resistivity Wafers
Float Zone silicon with >10 kΩ·cm resistivity and extreme purity. O₂/C < 5×10¹⁵. Preferred substrate for RFICs, photonics, and radiation detectors.
SOI Wafers
Silicon-on-Insulator substrates with device layer on buried oxide. Smart Cut, BESOI, SIMOX, ELTRAN. For RF-SOI, FD-SOI, MEMS, photonics.
Thermal Oxide on Silicon
High-quality thermally-grown SiO₂ layers 10nm–4μm. Dry, wet, and pyrogenic oxidation for gate oxides, diffusion masks, and etch-stop layers.
Nitride on Silicon (Si₃N₄)
LPCVD & PECVD Si₃N₄ films 20nm–2μm. Stoichiometric and low-stress formulations. Diffusion barrier, passivation, MEMS hard mask.
Silicon Epi Wafers
CVD homoepitaxial Si on Si. Custom doping and thickness 0.5–200μm. For CMOS sensors, power MOSFETs, IGBTs, and BiCMOS.
Square Silicon Wafers
Straight-edge square and pseudo-square substrates for maximum dicing efficiency. Optimal for solar PV, MEMS, microfluidics & photonics.
결정 성장 방법
우리는 다음과 같은 잉곳 성장 기술을 통해 생산된 기판을 공급합니다.
CZ(초크랄스키)
가장 일반적인 방법은 제어된 열 조건 하에서 용융된 실리콘에서 단결정 시드를 끌어내는 것입니다. 대량 제조를 위해 경쟁력 있는 비용으로 200mm 및 300mm 웨이퍼를 생산합니다.
FZ(플로트 존)
존멜팅을 통해 정제된 초고순도 실리콘. 산소와 탄소 함량이 매우 낮습니다. 고전압 IGBT, RF 전력 트랜지스터 및 방사선 검출기에 필수적입니다.
MCZ (마그네틱 CZ)
CZ 성장 중에 적용된 자기장은 용융 대류를 억제하여 산소 혼입을 줄이고 저항률 균일성을 향상시킵니다. CCD/CMOS 이미지 센서 및 고급 아날로그 IC에 적합합니다.
기술 사양
| 매개변수 | 사용 가능한 범위/값 |
|---|---|
| Diameter | 100mm (4″), 150mm (6″), 200mm (8″), 300mm (12″) |
| Type / Dopant | P-type (Boron), N-type (Phosphorus, Arsenic, Antimony) |
| Resistivity | 0.001–10,000 Ω·cm (custom ranges available) |
| Orientation | 〈100〉, 〈111〉, 〈110〉 (off-cut angles available) |
| Thickness | 200μm–1000μm (standard SEMI specs ± custom) |
| Polish | SSP (Single-Side), DSP (Double-Side), CMP-finished |
| Backside | Bright-etched, Lapped, Polysilicon, Oxide/Nitride layer |
| TTV / Bow / Warp | As low as < 2μm TTV, < 5μm Bow, < 10μm Warp |
| Particles | ≤ 10 particles @ 0.2μm (Class 1 cleanroom packaging) |
표면 마감 & 뒷면 처리
프론트사이드 폴리쉬
- CMP(화학적 기계적 연마) — 첨단 리소그래피용 서브나노미터 RMS 거칠기
- SSP(단면 폴리싱) — 대부분의 MEMS 및 CMOS 공정 표준
- DSP(양면 폴리싱) — 양면 정렬 포토리소그래피에 필요
- Epi-Ready — < 5Å 자연 산화막으로 에피택셜 성장에 준비된 표면
뒷면 옵션
- 브라이트 에칭 — 균일한 외관을 위한 산 에칭
- 래핑 — 두께 제어를 위한 기계적 연삭
- 폴리실리콘 백실 — 중금속 오염 제어용 게터링 층
- 열 산화물 / LPCVD 질화물 — 에치 스톱 또는 절연용 유전체 후면
- 맞춤형 후면 필름 스택 — 산화물-질화물, ONO 또는 금속 후면
응용
품질 및 인증
모든 로트는 저항률 맵, 두께 프로필(TTV/보우/워프), 입자 수 및 결정학적 검증을 포함하는 적합성 인증서와 함께 배송됩니다. 당사의 공급망은 완전한 SEMI 표준 추적성을 갖춘 ISO 9001:2015 인증 품질 관리에 따라 운영됩니다.