기판
MEMS 프로세스
재처리
부속품
자원
기술 기사
회사
가게
100mm–300mm 직경 범위
〈100〉·〈111〉·〈110〉 크리스탈 방향
P / N / Intrinsic 도펀트 유형
SEMI M1–M13 완전한 규정 준수

개요

실리콘 웨이퍼는 여전히 반도체 장치 제조의 주요 기판으로 남아 있으며 전 세계 반도체 기판 시장의 90% 이상을 차지합니다. GINECHIP에서는 모든 주요 등급, 직경 및 사양에 걸쳐 실리콘 기판을 소싱 및 유통하며 50개국 이상에서 웨이퍼 팹, MEMS 파운드리, R&D 기관 및 패키징 하우스에 서비스를 제공하고 있습니다.

귀하의 응용 분야에서 대량 CMOS 생산을 위한 최고급 CZ 웨이퍼, 전력 장치용 초편평 FZ 웨이퍼, RF-SOI 스위치용 SOI 기판 또는 프로세스 검증을 위한 비용 효율적인 테스트 등급 웨이퍼 등 무엇을 요구하든 상관없이 당사의 공급망은 완전한 재료 추적성과 함께 일관된 로트 간 품질을 제공합니다.

Silicon Wafer Product Categories

Select a category to explore detailed specifications, manufacturing methods, and request a quotation.

Prime Silicon Wafers

Device-grade CZ & FZ substrates. Sub-nanometer roughness, tight resistivity and thickness tolerances for CMOS, MEMS, and power devices.

100–300mm0.001–10,000 Ω·cmEPD < 1/cm²Epi-Ready CMP
View Details

Test / Monitor Wafers

Cost-optimized wafers for fab equipment qualification, process monitoring, and daily tool checks. Consistent electrical and mechanical properties.

100–300mm40–60% cost savingsCustom laser marksEPD < 100/cm²
View Details

Dummy / Mechanical Wafers

Lowest-cost non-production wafers for furnace fill, tool setup, thermal uniformity control, and mechanical handling qualification.

100–300mmLoose specsOxide/Nitride optionsBulk discounts
View Details

Reclaimed Wafers

Chemically-mechanically stripped and repolished wafers restored to near-prime quality. 30–60% cost savings with up to 5 reclaim cycles.

100–300mm30–60% savings< 0.5nm RMSUp to 5 cycles
View Details

Ultra-Thin / Taiko Wafers

Wafers thinned to 20μm with Taiko ring process for 3D-IC stacking, power devices, BSI sensors, and advanced packaging.

20–200μmTTV < 2μmTaiko ring200/300mm
View Details

FZ High-Resistivity Wafers

Float Zone silicon with >10 kΩ·cm resistivity and extreme purity. O₂/C < 5×10¹⁵. Preferred substrate for RFICs, photonics, and radiation detectors.

100–200mm&gt;10 kΩ·cmO₂ &lt; 5×10¹⁵NTD doping
View Details

SOI Wafers

Silicon-on-Insulator substrates with device layer on buried oxide. Smart Cut, BESOI, SIMOX, ELTRAN. For RF-SOI, FD-SOI, MEMS, photonics.

50nm–100μm100nm–4μm BOX200/300mmSmart Cut · BESOI
View Details

Thermal Oxide on Silicon

High-quality thermally-grown SiO₂ layers 10nm–4μm. Dry, wet, and pyrogenic oxidation for gate oxides, diffusion masks, and etch-stop layers.

10nm–4μm SiO₂±1% uniformityDry/Wet/Pyrogenic100–300mm
View Details

Nitride on Silicon (Si₃N₄)

LPCVD & PECVD Si₃N₄ films 20nm–2μm. Stoichiometric and low-stress formulations. Diffusion barrier, passivation, MEMS hard mask.

20nm–2μm Si₃N₄LPCVD/PECVD&lt; 100 MPa stress100–300mm
View Details

Silicon Epi Wafers

CVD homoepitaxial Si on Si. Custom doping and thickness 0.5–200μm. For CMOS sensors, power MOSFETs, IGBTs, and BiCMOS.

0.5–200μm epi±1% uniformityAs/P/B doping100–300mm
View Details

Square Silicon Wafers

Straight-edge square and pseudo-square substrates for maximum dicing efficiency. Optimal for solar PV, MEMS, microfluidics & photonics.

50–200mm side< 0.5nm RMSCZ/FZ ingotsCMP-finished
View Details

결정 성장 방법

우리는 다음과 같은 잉곳 성장 기술을 통해 생산된 기판을 공급합니다.

CZ(초크랄스키)

가장 일반적인 방법은 제어된 열 조건 하에서 용융된 실리콘에서 단결정 시드를 끌어내는 것입니다. 대량 제조를 위해 경쟁력 있는 비용으로 200mm 및 300mm 웨이퍼를 생산합니다.

FZ(플로트 존)

존멜팅을 통해 정제된 초고순도 실리콘. 산소와 탄소 함량이 매우 낮습니다. 고전압 IGBT, RF 전력 트랜지스터 및 방사선 검출기에 필수적입니다.

MCZ (마그네틱 CZ)

CZ 성장 중에 적용된 자기장은 용융 대류를 억제하여 산소 혼입을 줄이고 저항률 균일성을 향상시킵니다. CCD/CMOS 이미지 센서 및 고급 아날로그 IC에 적합합니다.

기술 사양

매개변수사용 가능한 범위/값
Diameter 100mm (4″), 150mm (6″), 200mm (8″), 300mm (12″)
Type / Dopant P-type (Boron), N-type (Phosphorus, Arsenic, Antimony)
Resistivity 0.001–10,000 Ω·cm (custom ranges available)
Orientation 〈100〉, 〈111〉, 〈110〉 (off-cut angles available)
Thickness 200μm–1000μm (standard SEMI specs ± custom)
Polish SSP (Single-Side), DSP (Double-Side), CMP-finished
Backside Bright-etched, Lapped, Polysilicon, Oxide/Nitride layer
TTV / Bow / Warp As low as < 2μm TTV, < 5μm Bow, < 10μm Warp
Particles ≤ 10 particles @ 0.2μm (Class 1 cleanroom packaging)

표면 마감 & 뒷면 처리

프론트사이드 폴리쉬

  • CMP (Chemical-Mechanical Polish) — sub-nanometer RMS roughness for advanced lithography
  • SSP (Single-Side Polished) — standard for most MEMS and CMOS processes
  • DSP (Double-Side Polished) — required for double-side alignment photolithography
  • Epi-Ready — surface prepared for epitaxial growth with < 5Å native oxide

뒷면 옵션

  • Bright-Etched — acid-etched for uniform appearance
  • Lapped — mechanically ground for thickness control
  • Polysilicon Backseal — gettering layer for heavy-metal contamination control
  • Thermal Oxide / LPCVD Nitride — dielectric backside for etch-stop or isolation
  • Custom Backside Film Stacks — oxide-nitride, ONO, or metal backside

응용

품질 및 인증

모든 로트는 저항률 맵, 두께 프로필(TTV/보우/워프), 입자 수 및 결정학적 검증을 포함하는 적합성 인증서와 함께 배송됩니다. 당사의 공급망은 완전한 SEMI 표준 추적성을 갖춘 ISO 9001:2015 인증 품질 관리에 따라 운영됩니다.

귀하의 공정에 실리콘 웨이퍼가 필요하십니까?

직경, 유형, 저항률, 방향 및 수량을 알려주십시오. 당사 엔지니어링 팀이 24시간 이내에 경쟁력 있는 견적으로 응답해 드립니다.

ISO 9001:2015 SEMI Standards RoHS Compliant 맞춤형 사양 이용 가능