기판
MEMS 프로세스
재처리
부속품
자원
기술 기사
회사
가게
< 0.2nm 표면 거칠기(RMS)
< 1μm TTV(CMP 후)
< 30nm Cu 디싱
100mm–300mm 직경 범위

개요

CMP(화학 기계 연마) 본딩 웨이퍼는 하이브리드 본딩, 융합 본딩 및 직접 접합 상호 연결(DBI) 기술의 기반 기판으로, 3D IC 적층, HBM4 메모리 및 첨단 CMOS 이미지 센서를 가능하게 하는 핵심 요소입니다. 이 웨이퍼는 정밀 CMP를 거쳐 0.2nm RMS 미만의 표면 거칠기, 1–5nm 이내의 Cu 패드 리세스 제어, 1μm 미만의 총 두께 변화를 달성합니다 — 이는 무보이드, 고수율 웨이퍼 대 웨이퍼 본딩을 구현하는 데 필수적인 사양입니다.

GINECHIP은 Cu/SiO₂ 하이브리드 본딩, SiO₂/SiO₂ 융합 본딩 및 DBI 호환 등급의 CMP 본딩 웨이퍼를 공급합니다. 당사의 웨이퍼는 100mm에서 300mm까지의 직경으로 제공되며, CMP 공정은 귀하의 특정 패드 레이아웃, 패턴 밀도 및 본딩 요구 사항에 맞게 조정됩니다. 모든 웨이퍼는 AFM 표면 거칠기, Cu 디싱 프로파일로메트리, TXRF 금속 오염 분석 및 표면 에너지 측정을 포함한 포괄적인 계측을 거칩니다.

본딩 유형

Cu/SiO₂ Hybrid Bonding

최고 밀도

SiO₂ 유전체 매트릭스 내에 리세스된 Cu 패드(1–5nm 리세스)를 갖춘 CMP 폴리싱 웨이퍼입니다. 상온 하이브리드 본딩 시 SiO₂ 표면이 먼저 반데르발스 힘으로 접합되고, 이후 어닐링(200–400°C) 중에 Cu 패드가 팽창하여 기밀하고 전도성 있는 접합을 형성합니다. 이를 통해 1μm까지의 미세한 상호 연결 피치가 가능하며, 이는 모든 본딩 기술 중 최고 밀도입니다. 3D IC 적층, 이면 조사형 CMOS 이미지 센서 및 HBM3E/HBM4 메모리 스택에 중요합니다.

본드 피치 1–10μm
Cu 리세스 1–5nm
본드 온도 RT + 200–400°C
사용 사례 3D IC, HBM4

Fusion Bonding (SiO₂/SiO₂)

기밀 밀봉

초평활(< 0.2nm RMS) SiO₂ 표면을 상온에서 접합한 후 어닐링(300–1,100°C)하여 공유 Si-O-Si 결합을 형성합니다. 중간층이 없으며, 접합 계면은 벌크 SiO₂와 구별할 수 없습니다. 기밀 밀봉과 거의 제로에 가까운 열 저항을 제공합니다. SOI 웨이퍼 제조, MEMS 웨이퍼 레벨 패키징 및 실리콘 포토닉스 통합에 사용됩니다.

본드 강도 > 2 J/m²
표면 Ra < 0.2nm
본드 온도 RT + 300–1100°C
사용 사례 SOI, MEMS cap

Direct Bond Interconnect (DBI)

하이브리드 본드

CMP로 평탄화된 Cu 및 유전체 표면을 상온에서 접합한 후 어닐링하는 독점 하이브리드 본딩 기술(Adeia/Xperi의 DBI)입니다. 핵심 차별점은 Cu 산화를 방지하고 전면 웨이퍼에 걸쳐 고수율, 무보이드 본딩을 가능하게 하는 리세스된 Cu 패드 설계입니다. DBI는 3D 적층 CMOS 이미지 센서 및 신흥 HBM4 메모리 스택의 사실상 표준입니다.

본드 피치 1–10μm
무보이드 > 99.9%
본드 온도 RT + 250–350°C
사용 사례 CIS, HBM4

기술 사양

매개변수사양
재료Single-crystal silicon (CZ, FZ), SOI, thermal oxide, nitride-coated
지름100mm (4″), 150mm (6″), 200mm (8″), 300mm (12″)
두께200μm – 775μm (standard), 50μm – 100μm (ultra-thin)
표면 거칠기(AFM RMS)< 0.2nm (1×1μm scan), < 0.15nm (advanced CMP)
TTV(CMP 후)≤ 1μm (200mm), ≤ 2μm (300mm)
Cu 디싱< 30nm (standard), < 15nm (advanced)
유전체 침식< 25nm (standard), < 10nm (advanced)
활 / 워프≤ 20μm Bow, ≤ 25μm Warp (200mm post-CMP)
파티클 @ 0.2μm≤ 10 particles (post-CMP clean)
표면 에너지> 45 mN/m (hydrophilic activation), > 30 mN/m (hydrophobic)
금속 오염Fe, Cu, Ni, Cr < 5×10¹⁰ atoms/cm² (TXRF)
CMP 공정Cu CMP, oxide CMP, W CMP, Si CMP, STI CMP, ILD CMP
CMP 후 세정Brush scrub, megasonic, cryogenic aerosol, or chemical clean
에지 제외2mm (standard), 1mm (advanced), edge-bead removal available
포장Class 10 cleanroom vacuum-sealed single-wafer shipper with purge gas

응용

3D IC 적층

CMP 폴리싱된 Cu/SiO₂ 웨이퍼를 사용한 하이브리드 본딩은 로직-온-로직, 메모리-온-로직, 센서-온-로직의 면 대 면 및 면 대 배면 3D 적층을 가능하게 합니다. 하이브리드 본딩으로 달성 가능한 1μm 미만의 상호 연결 피치는 μ-bump 상호 연결보다 1,000배 밀도가 높아, 적층된 다이 사이에 전례 없는 대역폭 밀도(> 10 TB/s/mm²)를 구현합니다.

HBM3E / HBM4 메모리

차세대 HBM4 메모리 스택은 μ-bump에서 하이브리드 본딩 상호 연결로 전환하여 범프 피치를 55μm에서 < 10μm로 줄입니다. 0.2nm RMS 미만의 표면 거칠기와 제어된 Cu 리세스를 갖춘 CMP 본딩 웨이퍼는 16-Hi HBM4 스택에 필요한 > 99.9% 상호 연결 수율을 달성하는 데 필수적입니다.

이면 조사형 CMOS 이미지 센서

하이브리드 본딩은 적층형 CMOS 이미지 센서에서 포토다이오드 층과 판독 회로 층을 분리할 수 있게 합니다. CMP로 접합된 웨이퍼 쌍은 두 층 사이에 수천 개의 픽셀 수준 상호 연결을 제공하며, 접합 계면은 광학적으로 투명하고 전기 전도성을 가집니다. 이는 스마트폰 카메라의 지배적인 CIS 구조입니다.

SOI 웨이퍼 제조

CMP 폴리싱된 실리콘 웨이퍼를 산화된 핸들 웨이퍼에 융합 본딩한 후 Smart Cut 공정(이온 주입 + 열 분리)을 수행하면 소자 층 두께가 50nm에서 1.5μm인 SOI 웨이퍼가 생산됩니다. 도너와 핸들 웨이퍼 모두의 CMP 표면 품질이 SOI 매립 산화막 계면 품질을 직접 결정합니다.

실리콘 포토닉스 통합

직접 접합을 통한 III-V 재료(InP, GaAs)의 실리콘 포토닉 회로로의 이종 통합에는 서브나노미터 거칠기를 갖는 CMP 평탄화 표면이 필요합니다. 접합 계면은 레이저 통합, 변조기 제조 및 광검출기 결합을 위해 광학적으로 투명하고 기계적으로 견고해야 합니다.

MEMS 웨이퍼 레벨 패키징

CMP 폴리싱된 캡 웨이퍼를 MEMS 소자 웨이퍼에 융합 및 양극 접합하면 관성 센서, 압력 센서 및 RF MEMS 스위치를 위한 기밀, 진공 밀봉 패키징을 제공합니다. CMP 표면 마감은 전면 웨이퍼에 걸쳐 무보이드 본딩을 보장하며, 이는 기밀 밀봉된 MEMS 소자의 장기 신뢰성에 중요합니다.

품질 및 계측

AFM 표면 거칠기

1×1μm, 10×10μm 및 50×50μm 스캔 영역에서의 원자간력현미경 측정입니다. 융합 본딩의 표면 거칠기 Ra < 0.2nm(1×1μm), 첨단 하이브리드 본딩의 경우 Ra < 0.15nm(1×1μm)입니다. Cu 패드 리세스(1–5nm)는 패드/유전체 경계를 가로지르는 AFM 라인 스캔으로 검증됩니다.

Cu 디싱 및 침식 프로파일로메트리

다양한 패턴 밀도(10%–90%)의 Cu 패드 어레이에 대한 스타일러스 또는 광학 프로파일로메트리입니다. Cu 디싱 < 30nm, 유전체 침식 < 25nm. 본딩 수율 예측을 위한 패턴 의존적 디싱 맵을 제공합니다.

TXRF 금속 오염

표면 금속 오염을 위한 전반사 X선 형광 분광법입니다. Fe, Cu, Ni, Cr < 5×10¹⁰ atoms/cm². 금속으로 인한 접합 누설 및 게이트 산화막 무결성 저하를 방지하는 데 중요합니다.

접촉각 / 표면 에너지

DI 물 및 디요오도메탄을 사용한 정적 액적 접촉각 측정입니다. 친수성 활성화 후 표면 에너지 > 45 mN/m입니다. 웨이퍼 전반에 걸쳐 일관된 본드 개시 및 전파를 보장합니다.

레이저 표면 입자 스캔

SEMI M53에 따른 0.2μm 감도의 입자 검사. 표준 사양: ≤ 10개 입자. 단일 입자가 밀리미터 규모의 보이드를 유발할 수 있는 하이브리드 본딩에는 더 엄격한 사양(≤ 5 @ 0.16μm)이 적용됩니다.

TTV / 보우 / 워프 간섭계 측정

CMP 후 전면 웨이퍼 형상입니다. TTV ≤ 1μm(200mm), Bow ≤ 20μm. 균일한 본드 웨이브 전파를 달성하고 에지 비접합 영역을 방지하는 데 중요합니다.

X선 광전자 분광법(XPS)

CMP 잔류물(슬러리 입자, 유기 억제제, 부식 억제제) 검출을 위한 표면 화학 분석입니다. 접합 전에 표면 청정도와 화학적 상태(예: Cu 산화 상태)를 확인합니다.

C-SAM 본드 계면 검사

본딩 후 보이드 검출을 위한 C-모드 주사 음향 현미경입니다. < 5μm 해상도의 보이드 검출. 본딩 품질 평가를 위한 전면 웨이퍼 보이드 맵을 제공합니다. > 99.9% 본딩 면적 커버리지 사양입니다.

CMP 본딩 웨이퍼 견적 요청

본딩 유형, 패드 레이아웃 및 표면 사양을 지정하시면 맞춤형 견적을 제공해 드립니다.

하이브리드 본딩 융합 본딩 DBI 호환 0.2nm RMS 미만