TSMC CoPoS — 310×310mm 정사각형 실리콘 웨이퍼
1세대 TSMC CoPoS 310mm×310mm 정사각형 실리콘 패널, 패널 레벨 첨단 패키징용. 유리 코어 샌드위치 구조로 CoWoS 원형 인터포저를 대체합니다. Ø300mm 대비 36% 더 많은 사용 가능 면적. NVIDIA Rubin GPU + HBM4, 13~15 TB/s 대역폭. 상용화 목표: 2028년.
TSMC CoPoS — 원형에서 정사각형으로의 혁명
2026년 6월, TSMC는 CoPoS(Chip-on-Panel-on-Substrate) 첨단 패키징 플랫폼의 1세대 표준으로 310mm × 310mm를 공식 확정했습니다. 이는 CoWoS의 패널 레벨 후속 기술입니다. 이 결정은 반도체 산업이 원형 실리콘 웨이퍼에서 정사각형 패널 기판으로 결정적으로 전환하는 것을 의미하며, 그 영향은 20년 전 200mm에서 300mm 웨이퍼로의 전환에 필적합니다.
CoPoS는 CoWoS의 원형 실리콘 인터포저를 정사각형 패널로 대체하여 약 36% 더 많은 사용 가능 면적(96,100 mm², Ø300mm의 경우 약 70,700 mm²)을 제공하고, 원형 기판에 내재된 현절(chord-cut) 주변 낭비를 제거하며, 원형 웨이퍼에서는 불가능한 직사각형 다이 레이아웃을 가능하게 합니다. 310mm 치수는 기존 300mm 장비와 호환되는 최대 크기로 의도적으로 선택되어 약간의 조정만 필요로 합니다. 이는 폼 팩터 전면 변경에 따른 수십억 달러 규모의 재장비 비용을 피하는 전략적 타협입니다 [$TRAE_REF](https://www.eet-china.com/mp/a504760.html).
TSMC는 NVIDIA가 CoPoS의 출시 고객이 될 것임을 확인했습니다. 단일 310×310mm 패널은 NVIDIA Rubin급 GPU 다이 4개와 HBM4/HBM4E 스택을 수용하여 13~15 TB/s의 이론적 피크 메모리 대역폭을 제공합니다. 이는 현재 CoWoS-L 패키지 처리량의 약 3배입니다 [$TRAE_REF](https://www.eet-china.com/mp/a504760.html).
왜 310×310mm인가? 장비 호환성의 최적점
TSMC는 310×310mm, 510×515mm, 600×600mm 등 여러 패널 치수를 평가한 후 가장 작은 치수를 표준으로 채택했습니다. 그 근거는 실용적입니다. 모든 기존 300mm 웨이퍼 장비(리소그래피 스테퍼, CMP 폴리셔, PVD/CVD 챔버, 계측 스테이션)는 소프트웨어 재구성과 약간의 척 수정만으로 310×310mm 패널에 적용할 수 있습니다. 더 큰 포맷은 10년에 걸친 인증 주기가 필요한 완전히 새로운 장비 생태계를 요구할 것입니다 [$TRAE_REF](https://www.trendforce.com/news/2026/05/19/news-equipment-maker-schmid-flags-tsmc-panel-level-packaging-push-310x310mm-progress-glass-integration-under-review/).
310×310
TSMC CoPoS 1세대 — 300mm 장비 호환. NVIDIA GPU 4개 + HBM4. 목표: 2028년 생산. 최소한의 재장비로 최대 ROI.
510×515
TSMC CoPoS 2세대 — 새로운 툴링 필요. 레티클 9개, HBM4E 스택 36개, ~30 TB/s. 목표: 2028년 데모 → 2030년 이후 생산.
600×600
업계 전망 — Samsung, Intel, SCHMID가 검토 중. 유리 코어 우선 접근법. 목표: 2030년 이후 초대규모 AI 학습 클러스터용.
CoPoS 아키텍처 — 유리 코어 3층 샌드위치
TSMC의 CoPoS는 CoWoS의 유기 기판 + 실리콘 인터포저 스택과 근본적으로 다른 3층 샌드위치 구조를 사용합니다. 결정적 혁신은 실리콘 인터포저를 수직 상호 연결 및 열 관리를 위한 TGV(Through-Glass Via)를 갖춘 고평탄도 유리 코어로 대체한 것입니다 [$TRAE_REF](https://www.eet-china.com/mp/a504760.html).
아지노모토 빌드업 필름(ABF) 수지층입니다. 칩(GPU, HBM 스택)은 마이크로범프를 통해 이 표면에 직접 플립칩 접합됩니다. 기계적 순응성과 전기적 절연을 제공합니다.
다층 Cu 다마신 상호 연결이 칩 I/O를 전체 310×310mm 패널 영역에 팬아웃합니다. 라인/스페이스는 1/1μm까지(향후: 0.5/0.5μm).
고평탄도 유리 기판(400–800μm)으로, 수직 상호 연결을 위한 TGV(Through-Glass Via)를 갖추고 있습니다. 실리콘과의 CTE 불일치가 거의 0에 가깝습니다. 유기 기판보다 우수한 열전도율을 제공합니다. 기존 실리콘 인터포저를 대체합니다.
휨 균형을 위한 이면의 대칭 ABF 빌드업입니다. 시스템 보드(BGA/LGA 패드 어레이)에 2차 레벨 상호 연결을 제공합니다.
기술 사양 — 310×310mm 정사각형 기판
| 매개변수 | 사양 |
|---|---|
| 포맷 | 310mm × 310mm square panel (first-generation CoPoS standard) |
| 재료 | Single-crystal silicon (monocrystalline), CZ-grown 18″-equivalent ingot |
| 대각선 | ~438mm (≈ 17.2″); requires 18″ crystal pulling capability |
| 두께 | Substrate dependent: Si interposer 100–200μm; glass core 400–800μm |
| 표면 마감 | CMP-polished (SSP/DSP); Ra < 0.5nm RMS — epi-ready optional |
| TTV | ≤ 2μm across full 310mm square (tight spec for panel-level lithography) |
| 보우 / 워프 | ≤ 75μm total after Si₃N₄ stress compensation (TSMC low-gradient bonding process) |
| CMP 균일도 | ±3% within-panel via 128-zone dynamic pressure control (TSMC proprietary) |
| 에지 마감 | Ground & chamfered 4-edge profile; compatible with panel-handling EFEM |
| 결정 방향 | 〈100〉 standard; 〈111〉 on request; off-cut ±0.5° available |
| 도펀트 유형 | P-type (Boron) / N-type (Phosphorus, Arsenic) / Intrinsic (FZ) |
| 비저항 | 0.001 – 10,000 Ω·cm (application-dependent) |
| 포장 | Class 100 cleanroom vacuum-sealed cassette or single-panel shippers |
| 규정 준수 | SEMI M1–M13, ISO 9001:2015, RoHS, REACH |
주요 기술 과제 및 TSMC의 솔루션
310mm 패널 전반의 CMP 균일도
중요문제: Ø300mm 원형에서 310×310mm 정사각형으로 확대하면 슬러리 유동 균일도가 ±2%에서 ±15%로 저하되어 Cu 상호 연결 두께 편차 >50nm가 발생합니다.
TSMC 솔루션: 128개의 독립 압력 액추에이터를 갖춘 다중 구역 동적 압력 제어 시스템이 기판 토포그래피를 실시간으로 보상합니다. 패널 내 CMP 균일도 ±3%를 달성하여 원형 웨이퍼 수준에 근접합니다 [$TRAE_REF](https://www.eet-china.com/mp/a504760.html).
열압착 접합 시 휨
중요문제: 310mm 유리 코어와 실리콘 인터포저 간의 열팽창 차이가 표준 15°C/min 열압착 접합 중 최대 500μm의 휨을 발생시킵니다.
TSMC 솔루션: 저온 그레이디언트 접합 — 승온 속도를 5°C/min로 낮추고 추가로 Si₃N₄ 응력 보상층을 적용했습니다. 총 휨은 ≤75μm로 압축되었습니다. 수율은 32%(2024년)에서 68%(2026년)로 향상되었습니다 [$TRAE_REF](https://www.eet-china.com/mp/a504760.html).
잉곳에서 310×310 패널까지 — 웨이퍼링 공정
공급망 — CoPoS용 정사각형 웨이퍼 공급업체
2026년 중반 현재, 세 곳의 주요 실리콘 웨이퍼 제조사가 CoPoS 인증을 위해 TSMC에 310×310mm 정사각형 기판을 공급했음을 공개적으로 확인했습니다 [$TRAE_REF](https://www.eet-china.com/mp/a504760.html):
GlobalWafers (环球晶圆)
신주, 대만
세계 3위 실리콘 웨이퍼 제조사입니다. 310×310mm 정사각형 단결정 실리콘 웨이퍼의 소량 인증 진행을 확인했습니다(2026년 5월 주주총회). 2026년 4분기 양산 확대를 위한 클린룸을 건설 중입니다. 더리스 쉬 회장은 "1단계 생산능력은 월 수천 장 규모이며, 수요가 구체화될 때 모듈식 확장이 가능하도록 클린룸 공간을 확보해 두었다"고 언급했습니다.
티어1 공급업체Shanghai ChaoSilicon (上海超硅)
상하이, 중국
2026년 5월 AI HPC 칩 CoPoS 패키징용으로 주요 고객에 정사각형 실리콘 웨이퍼를 양산 공급한다고 발표했습니다. 정사각형 웨이퍼 능력을 공개적으로 확인한 최초의 중국 실리콘 공급업체입니다. 300mm 대응이 가능한 상하이 팹에서 제조합니다.
인증 공급업체Hejing Technology (合晶科技)
타오위안, 대만
선도 파운드리 고객에 대한 정사각형 웨이퍼 샘플링 완료를 확인했으며 "고객 측 진행이 순조롭다"고 밝혔습니다(United Daily News, 2026년 6월). 기존 공정 호환성을 갖춘 TSMC의 오랜 에피택셜 웨이퍼 공급업체입니다.
인증 공급업체타임라인 — TSMC CoPoS 로드맵
CoPoS용 310×310mm 정사각형 실리콘 웨이퍼를 공급하시겠습니까?
GINECHIP는 TSMC CoPoS 패널 레벨 패키징 공급망을 위해 310×310mm 정사각형 단결정 실리콘 기판을 적극적으로 인증하고 있습니다. 측면 길이, 두께, TTV, 표면 마감, 수량 등 사양 요구사항을 기판 엔지니어링 팀에 알려주시면 상세 견적과 샘플링 일정을 제공해 드립니다.