첨단 패키징용 유리 패널
대면적 유리 패널(510×515mm, 600×600mm)로 CoPoS 패널 레벨 패키징, TGV 인터포저 및 안테나 인 패키지 응용 분야에 적합합니다. 붕규산염, 용융 실리카, 무알칼리 등급이며 CMP 표면 마감을 제공합니다.
개요
유리 패널은 첨단 반도체 패키징의 차세대 패러다임 전환으로, 원형 300mm 실리콘 웨이퍼에서 한 변이 500mm 이상인 정사각형 유리 패널로 전환하는 것입니다. 510×515mm에서 단일 유리 패널은 300mm 원형 웨이퍼의 4.5배에 달하는 사용 가능 면적을 제공하며, 면적 활용률은 95%+로 원형 기판에서 달성 가능한 ~65%보다 높습니다. 이러한 근본적인 기하학적 이점은 대량 생산에서 다이당 비용 20~30% 절감으로 직접 이어집니다.
GINECHIP은 붕규산염, 용융 실리카 및 무알칼리 등급의 유리 패널을 공급하며, CMP 연마된 표면은 TGV 형성, RDL 금속화 및 이종 통합에 바로 사용할 수 있습니다. 당사의 패널은 510×515mm에서 650×750mm까지의 표준 크기로 제공되며, 특수 응용 분야를 위한 맞춤 치수도 가능합니다. 모든 패널은 CTE 검증, TTV/휨 간섭계, 표면 거칠기 AFM 및 입자 검사를 포함한 엄격한 계측을 거칩니다.
유리 패널 등급
Borosilicate Glass Panels
CTE 정합CTE가 3.25 ppm/K인 붕규산 유리 패널 — 실리콘(2.6 ppm/K)과 거의 동일합니다. CTE 정합은 열 사이클링 중 실리콘 인터포저 및 칩렛과의 저응력 통합을 가능하게 합니다. 최대 510×515mm의 패널 크기는 300mm 원형 웨이퍼의 4.5배 사용 가능 면적을 제공하여 패널 레벨 패키징(PLP) 공정에서 다이당 비용을 크게 절감합니다.
Fused Silica Panels
저손실 RF거의 0에 가까운 CTE(~0.55 ppm/K)와 초저 유전 손실(tan δ < 0.001)을 갖춘 고순도 용융 실리카 패널. 신호 무결성이 가장 중요한 mmWave 안테나 인 패키지 및 RF 인터포저 응용 분야에 이상적입니다. 뛰어난 열 안정성은 고온 TGV 금속화 및 다층 RDL 처리 중 휨을 제거합니다.
Alkali-Free Glass Panels
디스플레이 등급AN100 및 EAGLE XG 무알칼리 유리 패널은 평판 디스플레이 제조용으로 개발되었으며, 현재 첨단 반도체 패키징에 적용되고 있습니다. CTE는 약 3.8 ppm/K이며, Gen 6+ 유리 생산 라인에서 물려받은 우수한 두께 균일성과 표면 품질을 갖추고 있습니다. TGV 형성 및 Cu 도금 공정과 호환됩니다.
기술 사양
| 매개변수 | 사양 |
|---|---|
| 재료 | Borosilicate glass, Fused silica, Alkali-free glass (AN100, EAGLE XG) |
| 패널 크기 | 510×515mm, 600×600mm, 650×750mm (custom available) |
| 두께 | 0.3mm – 1.1mm (standard), 0.1mm – 3.0mm (custom) |
| CTE (20–300°C) | 3.2 – 8.5 ppm/K (grade-dependent) |
| TTV | ≤ 5μm (panel), ≤ 2μm (wafer) |
| 표면 거칠기(AFM RMS) | < 1.0nm (CMP finish), < 0.5nm (advanced CMP) |
| 휨 | ≤ 50μm per 515mm panel edge |
| 유전 상수 | 4.0 – 5.5 at 1 MHz (grade-dependent) |
| 손실 탄젠트 @ 1 MHz | < 0.005 (borosilicate), < 0.001 (fused silica) |
| 투과 범위 | > 90% from 310nm to 2,700nm (borofloat grade) |
| 변형점 | 525°C (borosilicate), 1,000°C+ (fused silica) |
| 표면 마감 | CMP, fire-polished, lapped, or as-cut |
| 에지 품질 | Ground, polished, or chamfered edges |
| 포장 | Interleaved cleanroom paper, vacuum-sealed cassette or panel cassette |
응용
유리 패널은 CoPoS 아키텍처에서 핵심 기판 역할을 하며, 기존의 원형 실리콘 인터포저를 정사각형 패널로 대체합니다. 510×515mm 패널 포맷은 95%+ 면적 활용률을 달성하여 300mm 웨이퍼의 ~65%보다 높으며, 기판당 4.5배 더 많은 다이를 실현합니다. TGV(관통 유리 비아) 금속화는 수직 상호 연결을 제공하고, 유리 표면의 다층 RDL은 칩렛 간 신호를 배선합니다.
유리 패널에 레이저 드릴링 또는 습식 에칭으로 형성된 TGV는 2.5D 및 3D 패키징을 위한 저손실 RF 인터포저를 제공합니다. 유리의 낮은 유전 상수(4.0~5.5)와 낮은 손실 탄젠트는 실리콘 인터포저 대비 신호 감쇠를 줄여 mmWave, RF 프런트 엔드 모듈 및 고속 디지털 상호 연결에 특히 매력적입니다.
초저 유전 손실(용융 실리카 등급)을 갖춘 유리 패널은 5G mmWave 및 6G 안테나 인 패키지 모듈에 가장 적합한 기판입니다. 고종횡비 TGV를 형성하는 능력은 빔포밍 IC가 통합된 소형 안테나 어레이를 가능하게 하며, 유리의 치수 안정성은 전체 패널에 걸쳐 안테나 소자의 정밀한 배치를 보장합니다.
팬아웃 패널 레벨 패키징은 유리 패널의 대면적 포맷을 활용하여 여러 IC를 몰딩된 재구성 패널에 내장합니다. 유리 캐리어는 몰딩, RDL 형성 및 칩 라스트 접합 공정 동안 기계적 지지를 제공합니다. 처리 후 유리 패널은 패키지 아키텍처에 따라 영구 인터포저로 유지되거나 제거될 수 있습니다.
광 도파로가 통합된(이온 교환 또는 레이저 기록 방식) 유리 패널은 단일 기판에서 전기 배선(Cu RDL)과 광 배선(도파로)을 결합한 포토닉 인터포저를 구현합니다. 이러한 공동 통합은 공동 패키지 광학(CPO) 및 고대역폭 광 I/O 응용 분야에 매우 중요합니다.
높은 열 안정성과 전기 절연성을 갖춘 두꺼운 유리 패널(0.7~1.1mm)은 EV 견인 인버터, 산업용 모터 드라이브 및 계통 연계 컨버터의 고전압 전력 모듈 기판으로 사용됩니다. 기생 커패시턴스가 없어 DBC 세라믹 기판에 비해 스위칭 성능이 향상됩니다.
품질 및 계측
CTE 팽창계 측정
ASTM E831에 따른 열기계 분석(TMA), 20°C~300°C. ±0.1 ppm/K 공차의 인증된 CTE 값. 다중 재료 적층에서 실리콘 및 구리와의 CTE 정합에 중요합니다.
AFM 표면 거칠기
1×1μm 및 10×10μm 스캔 영역에 대한 원자력 현미경 측정. CMP 연마 표면 < 1.0nm RMS; 고급 CMP 마감 < 0.5nm RMS. RDL 접착이 중요한 응용 분야를 위해 로트별 데이터가 포함됩니다.
TTV / 휨 간섭계
스침 입사 간섭계를 통한 전체 패널 토포그래피. 510×515mm 패널의 TTV ≤ 5μm, 휨 ≤ 50μm. SEMI MF1530 / MF1390을 패널 포맷에 맞게 적용.
광학 투과 분광법
200nm~3,300nm의 UV-Vis-NIR 투과율. 310nm~2,700nm에서 > 90% 투과율 인증(borofloat). 스트리에, 기포 및 개재물 검사.
유전 특성 분석
1 kHz – 10 GHz에서의 평행판 커패시턴스 측정. 유전 상수(εr) 및 손실 탄젠트(tan δ)는 IPC-TM-650 2.5.5.9에 따라 인증됩니다. RF 인터포저 및 mmWave 응용 분야에 중요합니다.
레이저 표면 입자 스캔
SEMI M53에 따른 0.3μm 감도의 입자 검사. 표준 사양: 패널당 ≤ 20개 입자. TGV 리소그래피 응용 분야에는 더 엄격한 사양이 적용됩니다.
X선 형광(XRF)
유리 성분의 조성 검증. 로트 간 일관성과 제조업체 사양 준수를 확인합니다.
화학적 내구성 테스트
ISO 719에 따른 내가수분해성, DIN 12116에 따른 내산성, ISO 695에 따른 내알칼리성. 습식 화학 공정(TSV 에칭, Cu 도금, 레지스트 스트리핑)과의 호환성을 보장합니다.