이온 주입 및 도핑
반도체 소자 제조를 위한 정밀 이온 주입 및 열확산 도핑. 실리콘, SOI 및 화합물 반도체 기판에서 농도 프로파일이 제어된 B, P, As, Sb 도펀트입니다.
개요
이온 주입은 반도체 제조에서 지배적인 도핑 기술로, 확산만으로는 달성할 수 없는 도펀트 농도, 깊이 및 공간 분포에 대한 정밀한 제어를 제공합니다. 이온화된 도펀트 원자(B⁺, P⁺, As⁺, Sb⁺, In⁺)를 5keV에서 3MeV의 에너지로 가속하고 이를 웨이퍼 전체에 걸쳐 스캔함으로써 얕은 소스/드레인 확장(< 20nm 접합 깊이)부터 깊은 역행 웰(> 3μm)까지 정밀하게 설계된 도핑 프로파일을 생성합니다.
당사의 임플란트 서비스는 임플란트 전 표면 준비(스크린 산화물 성장), 각 종에 대한 빔 전류 최적화를 통한 이온 주입, 임플란트 후 어닐링(RTA 스파이크 또는 용광로 담금), 전기 특성화(시트 저항 매핑, SIMS, 홀 측정) 등 전체 프로세스 체인을 포괄합니다. SOI, 에피택셜, 양면 연마 기판을 포함하여 100mm에서 200mm까지의 실리콘 웨이퍼를 처리합니다.
도펀트 종 및 기능
붕소 - P형 도펀트
실리콘의 기본 <strong>p형 도펀트</strong>입니다. 얕은 접합(< 50nm)을 위한 원자 B⁺ 또는 사전 비정질화 및 낮은 열 예산에서 향상된 활성화를 위한 분자 BF2⁺로 제공됩니다. 붕소는 소스/드레인 확장, 할로 주입, 채널 도핑 및 우물 형성에 사용됩니다. 일반적인 이식 후 최고 농도: 1×101⁸ – 5×10²⁰ cm⁻³.
인 — N형 도펀트
웰, 소스/드레인 및 이미터 형성을 위한 주요 <strong>n형 도펀트</strong>입니다. P⁺(단일 충전) 및 P²⁺(더 높은 유효 에너지를 위해 이중 충전)로 제공됩니다. 인은 높은 용해도(최대 1×10²1 cm⁻³)와 적당한 확산성으로 인해 깊은 우물과 매설층에 선호되는 n형 종입니다. 950°C RTA 후 일반적인 활성화 > 95%.
비소 — 무거운 N형 도펀트
얕은 접합 및 고농도 소스/드레인 영역에 적합한 <strong>무거운 n형 도펀트</strong>입니다. 비소\
안티몬 및 인듐 - 저확산 도펀트
<strong>안티몬(Sb⁺)</strong>은 인보다 확산도가 ~10배 낮은 n형 도펀트입니다. 프로필 무결성을 유지해야 하는 역행 유정과 매설층에 이상적입니다. <strong>인듐(In⁺)</strong>은 붕소보다 확산도가 ~10배 낮은 p형 도펀트이며 역행 p-웰 및 펀치쓰루 스토퍼에 사용됩니다. 두 종 모두 일반적으로 중간 정도의 용량으로 이식되고 1000~1100°C에서 RTA로 활성화됩니다.
임플란트 매개변수 제어
| Parameter | Range / Specification | Control Mechanism |
|---|---|---|
| Implant Angle (Tilt) | 0° – 10° (typically 7° to suppress channeling) | Electrostatic beam steering ±0.1° |
| Wafer Twist | 0° – 360° (typically 22°–45° with 7° tilt) | Mechanical platen rotation ±0.5° |
| Beam Current | 10 μA – 10 mA (species and energy dependent) | Faraday cup feedback ±1% |
| Dose Uniformity | < 1% 1σ across 200mm wafer | Dual mechanical scan (slow horizontal, fast vertical) |
| Wafer Temperature | Ambient – 500°C (heated implant option) | Platen temperature control, IR pyrometer |
| Charge Neutralization | Low-energy electron flood gun for insulating substrates | Plasma bridge or electron shower, < 10V surface potential |
| Channeling Suppression | Screen oxide (10–50nm SiO₂) + 7° tilt | Amorphized surface layer via pre-amorphization implant (PAI) |
| Vacuum | < 5×10⁻⁷ Torr (end station) | Cryopump + turbomolecular pump stack |
모든 매개변수는 임플란트 단계별로 독립적으로 프로그래밍할 수 있습니다. 단일 웨이퍼 실행 내에서 다양한 에너지, 용량 및 각도를 갖는 다단계 주입 시퀀스(체인 주입)가 지원됩니다.
임플란트 후 어닐링
급속 열 어닐링(RTA)
<strong>빠른 열 어닐링</strong>은 확산을 최소화하면서 도펀트 활성화에 필요한 시간-온도 프로파일을 제공합니다. 스파이크 어닐링(최고 온도에서 1초 미만)은 매우 얕은 접합 프로파일을 보존하고 > 90% 전기 활성화를 달성합니다. 흡수 어닐링(10~120초)은 결함 어닐링 및 임플란트 손상 복구에 사용됩니다. 200mm 웨이퍼 전반에 걸쳐 온도 균일성은 ±2°C입니다.
용광로 어닐링
열 예산이 높은 공정 및 일괄 처리를 위한 <strong>기존 용광로 어닐링</strong> 깊은 우물 드라이브인(1000~1100°C에서 2~4시간) 및 산화-어닐링 결합 단계에 사용됩니다. 비용 효과적인 대량 처리를 위해 실행당 배치 크기 25-50개의 웨이퍼.
도펀트 활성화 검증
임플란트 및 어닐링 결과에 대한 <strong>포괄적인 전기 및 화학적 검증</strong> 4포인트 프로브 49포인트 시트 저항 매핑은 웨이퍼 내 균일성 데이터를 제공합니다. 1×10¹⁴ cm⁻³ 검출 한계를 갖춘 SIMS 프로파일링은 화학적 도펀트 분포를 검증합니다. 홀 효과 측정은 캐리어 농도와 이동성을 결정합니다. SRP(확산 저항 프로파일링)는 접합 깊이(Xⱼ) 측정을 위해 5nm 깊이 분해능을 제공합니다.
프로세스 흐름
웨이퍼 준비
RCA 세정, 스크린 산화물 성장(10~50nm 열 SiO2), 웨이퍼 검사 및 로트 추적성.
이온 주입
종 선택, 에너지/용량 프로그래밍, 채널링 억제를 위한 7° 경사각, 실시간 빔 전류 모니터링 기능이 있는 이중 스캔 이식.
임플란트 후 세척
포토레지스트 스트립(임플란트 마스크로 사용되는 경우), 표면 오염을 제거하기 위한 RCA 세척, 희석 HF에 포함된 선택적 스크린 산화물 스트립.
임플란트 후 어닐링
최소한의 확산으로 도펀트 활성화를 위한 RTA 스파이크 어닐링(900~1100°C, < 1초 드웰) 또는 딥 드라이브인을 위한 퍼니스 어닐링(700~1100°C, 10분~4시간). N2, Ar 또는 형성 가스 주변.
전기적 특성
49포인트 4포인트 프로브 시트 저항 매핑, SIMS 또는 SRP를 통한 접합 깊이 검증, 캐리어 농도 및 이동성을 위한 홀 효과 측정.
최종검사 및 출하
광학 검사, 시트 저항 맵을 포함한 적합성 인증서, 로트 추적성 문서화, 웨이퍼 배송업체 또는 단일 웨이퍼 케이스의 클린룸 포장.
채널링 억제
이온이 주요 결정학적 축을 따라 이동할 때 격자 안으로 깊이 들어가 도핑 프로필에 예측할 수 없는 꼬리가 생길 수 있습니다. 우리는 채널링을 억제하기 위해 다양한 전략을 사용합니다. 7° 웨이퍼 기울기(또는 고객 사양에 따라 다른 각도), 스크린 산화물 성장(10~50nm SiO2), Si⁺ 또는 Ge⁺를 고용량으로 사용하여 도펀트 주입 전에 비정질 표면층을 생성하는 사전 비정질화 주입(PAI) 등이 있습니다.
갑작스러운 프로파일의 매우 얕은 접합이 필요한 고객의 경우 PAI + 스크린 산화물 + 틸트 + 저온 어닐링과 같은 전체 채널링 억제 프로토콜을 권장합니다. 이 조합은 RTA 재결정화 후 결정질 품질을 유지하면서 주입된 프로파일을 표면의 ~15nm 이내로 제한합니다.
응용
CMOS 웰 및 채널 엔지니어링
래치업 억제를 위한 역행 우물 형성. 채널 임플란트를 통한 임계 전압 조정. 단채널 효과 제어를 위한 후광/포켓 임플란트. 혼합 신호 및 RF CMOS를 위한 다중 웰 절연. SIMS 및 퍼짐 저항으로 검증된 도펀트 프로파일.
전력 장치 도핑
고전압 다이오드, IGBT 및 전력 MOSFET을 위한 깊은 접합 형성. 가장자리 종단을 위한 필드 링 및 JTE 임플란트. IGBT 및 사이리스터 구조를 위한 뒷면 이미터 도핑. 고에너지 P⁺는 깊은 n형 매립층에 최대 3MeV를 주입합니다. 균일한 캐리어 수명을 위한 용광로 어닐링에 의한 활성화.
이미지 센서 및 광검출기
최적화된 양자 효율과 암전류를 위한 포토다이오드 도핑 프로필 엔지니어링. CMOS 이미지 센서용 고정 포토다이오드 임플란트. APD(Avalanche Photodiode) 증폭 영역 도핑 — 제어된 이득을 위한 증폭 레이어의 정밀한 도핑입니다. Si-SiO2 인터페이스에서 암전류를 줄이기 위한 표면 패시베이션 주입.
방사선 방지 및 연구
방사선 경화 전자 제품, 입자 탐지기 및 연구 장비를 위한 맞춤형 도핑 프로필입니다. BJT 및 BiCMOS 공정을 위한 깊은 곳에 묻혀 있는 수집기입니다. 고용량 탄소 또는 산소 주입을 통한 층 확보. 기본적인 반도체 물리학 연구부터 개념 증명 프로토타입까지 실험 장치를 위한 맞춤형 임플란트 시퀀스입니다.
임플란트 손상 및 회복
모든 이온 충격은 격자 위치에서 실리콘 원자를 옮겨 이온 트랙을 따라 일련의 점 결함(빈 공간 및 틈새)을 생성합니다. 높은 선량에서는 개별 손상 폭포가 겹쳐서 표면에서 이온 에너지와 종에 의해 결정된 깊이까지 연속적인 비정질 층을 형성합니다. 비정질화에 대한 임계 용량은 이온 질량에 따라 다릅니다. As⁺ 및 Sb⁺와 같은 무거운 이온은 가벼운 B⁺(~1×10101⁵ cm⁻²)에 비해 더 낮은 용량(~1×10101⁴ cm⁻²)에서 Si를 비정질화합니다.
어닐링은 SPER(고상 에피택시 재성장)을 통해 임플란트 손상을 되돌립니다. 비정질/결정질 인터페이스는 550~600°C에서 ~1~10nm/s의 속도로 표면을 향해 전진합니다. 그러나 원래의 비정질/결정질 경계 바로 너머에 있는 전위 루프 밴드인 범위 끝(EOR) 손상은 용해되기 위해 더 높은 온도 어닐링(900~1000°C)이 필요합니다. 우리의 어닐링 프로토콜은 엔지니어링된 도핑 프로필을 보존하면서 완전한 손상 복구를 달성하도록 최적화되었습니다.