SOI-подложка (Кремний-на-изоляторе)
Трехслойные подложки — приборный кремний на скрытом оксиде на ручке. Технологии Smart Cut, BESOI, SIMOX, ELTRAN для RF-SOI, FD-SOI CMOS, MEMS, фотоники. Диаметры 200мм и 300мм.
Что такое SOI?
Кремний на изоляторе (SOI) — это технология инженерных подложек, в которой тонкий монокристаллический приборный слой кремния электрически изолирован от массивной кремниевой пластины-носителя скрытым оксидным (BOX) слоем, обычно термическим SiO₂. Эта трёхслойная архитектура устраняет паразитную ёмкость переходов, присущую объёмному CMOS, обеспечивая значительные преимущества по быстродействию, энергоэффективности, шумоизоляции, радиационной стойкости и работе при высокой температуре.
Технология SOI прошла путь от нишевой подложки для оборонной и аэрокосмической отрасли в 1990-х до массовой платформы, обеспечивающей более 1,5 млрд RF-модулей фронтенда ежегодно, при этом RF-SOI занимает более 85% рынка переключателей и антенных тюнеров для смартфонов. Появление FD-SOI на передовых нормах CMOS ещё больше расширило сферу применения SOI — периферийный ИИ, автомобильные микроконтроллеры и инфраструктура 5G — всё это использует уникальную возможность динамически настраивать пороговое напряжение транзистора с помощью смещения на подложке (back-gate).
В GINECHIP мы поставляем пластины SOI, изготовленные всеми четырьмя отработанными методами — Smart Cut (Soitec), BESOI, SIMOX и ELTRAN — диаметрами 200 и 300 мм с индивидуальными спецификациями приборного слоя и BOX. Каждая партия сопровождается полными данными метрологии: поперечный TEM, спектроскопическая эллипсометрия, шероховатость по AFM и профилирование удельного сопротивления методом SRP.
Архитектура стека материалов SOI
Монокристаллическая кремниевая плёнка, в которой формируются активные приборы. Удельное сопротивление и легирование подбираются под требования вашего процесса.
Высококачественный термически выращенный диоксид кремния, обеспечивающий электрическую изоляцию, радиационную стойкость и точность остановки травления для освобождения MEMS-структур.
Механическая поддерживающая подложка. Доступна со стандартным или высоким удельным сопротивлением (>3 kΩ·cm) с опциональным Trap-Rich слоем для улучшения RF-характеристик.
Технологии производства SOI
Четыре различных метода производства создают подложки SOI, каждый со своими компромиссами по качеству приборного слоя, стоимости и масштабируемости. Наша цепочка поставок охватывает все четыре технологии, поэтому мы можем рекомендовать оптимальный вариант для вашего применения, объёма и бюджета.
Smart Cut
Проприетарный процесс Soitec с использованием имплантации водорода и разделения пластины
Имплантированный водород формирует скрытую плоскость расщепления; термическая активация разделяет пластину. Перенесённый приборный слой наследует кристаллическое качество донорной пластины. Разделённый донор можно восстановить и повторно использовать, снижая стоимость. Доминирующая технология на мировом рынке SOI (доля >90%).
BESOI
SOI с прямым соединением и обратным травлением — прямое соединение пластин с механическим утончением
Две окислённые пластины соединяются лицом к лицу при комнатной температуре, затем отжигаются для упрочнения соединения. Приборная пластина сошлифовывается и полируется до целевой толщины. Идеально для толстых приборных слоёв, недостижимых методом Smart Cut.
SIMOX
Separation by IMplantation of OXygen (SIMOX) — высокодозная имплантация кислорода
Ионы кислорода в высокой дозе имплантируются в кремниевую пластину; высокотемпературный отжиг формирует стехиометрический слой SiO₂ под поверхностью. Обеспечивает самые тонкие и наиболее однородные слои BOX. Исторически важно для радиационно-стойкого SOI CMOS.
ELTRAN
Перенос эпитаксиального слоя (ELTRAN) — процесс отрыва на пористом кремнии (Canon)
Эпитаксиальный кремний, выращенный на пористом Si, соединяется с окислённой пластиной-носителем. Водяная струя разделяет структуру вдоль механически слабого пористого слоя. Эпитаксиальный приборный слой отличается исключительным кристаллическим качеством с низкой плотностью дефектов.
Варианты пластины-носителя для RF-характеристик
Электрические свойства пластины-носителя существенно влияют на характеристики высокочастотных приборов — особенно для RF-SOI переключателей и LNA 5G/mmWave, где паразиты связи через подложку могут определять вносимые потери и гармонические искажения.
Стандартное удельное сопротивление
10–30 Ω·cm, p-тип, легированный бором. Наименьшая стоимость, подходит для DC и низкочастотных применений, где паразитная связь через подложку не критична.
Высокое удельное сопротивление (HR-Si)
>3 kΩ·cm, p-тип. Снижает вносимые потери и перекрёстные помехи, обусловленные подложкой. Минимальная спецификация для RF-SOI переключателей фронтенда 4G/LTE.
Trap-Rich HR-Si
>3 kΩ·cm со слоем ловушек из поликремния или аморфного Si. Подавляет паразитный канал поверхностной проводимости, снижающий эффективное удельное сопротивление на высоких частотах. Требуется для 5G sub-6GHz и mmWave.
Технические характеристики
| Параметр | Доступный диапазон / значения |
|---|---|
| Device Layer Thickness | 50nm – 100μm (tolerance ±5% or better) |
| Device Layer Resistivity | 0.001 – 10,000 Ω·cm (P-type / N-type) |
| Device Layer Orientation | 〈100〉, 〈111〉, 〈110〉 (off-cut on request) |
| BOX Thickness | 100nm – 2μm thermal SiO₂ (up to 4μm custom) |
| BOX Uniformity | ±1% within-wafer, ±2% wafer-to-wafer (Std Dev) |
| Handle Wafer Diameter | 200mm (8″), 300mm (12″) |
| Handle Wafer Type | Standard, High-Resistivity (>3kΩ·cm), Trap-Rich HR-Si |
| Manufacturing Method | Smart Cut (Soitec), BESOI, SIMOX, ELTRAN |
| TTV / Bow / Warp | As low as < 3μm TTV, < 10μm Bow, < 15μm Warp |
| Surface Roughness (RMS) | < 0.2nm (AFM, 1×1μm scan) — Epi-Ready |
| Particle Specification | ≤ 10 particles @ 0.2μm (SEMI M53 compliant) |
Применения и рыночные сегменты
RF Front-End Modules
RF-SOI switches, LNAs, and antenna tuners for 4G/5G smartphones, WiFi 6E/7, and IoT connectivity. Low insertion loss and high linearity over 6 GHz.
FD-SOI CMOS
Fully Depleted SOI for ultra-low-power digital logic at 28nm, 22nm, and 18nm nodes. Back-bias capability enables dynamic Vt tuning for IoT and edge AI processors.
Power Management ICs
BCD-SOI technology for automotive, industrial, and consumer PMICs. High-voltage isolation up to 200V with reduced parasitic capacitance.
MEMS Sensors & Actuators
Precision MEMS structures using the device layer as a mechanical element. Accelerometers, gyroscopes, pressure sensors, micro-mirrors, and RF-MEMS resonators.
Silicon Photonics
SOI waveguides and photonic integrated circuits (PICs) for datacom transceivers, LIDAR beam steering, and quantum photonics. High-index-contrast optical confinement.
Radiation-Hardened Electronics
SOI substrates for space, aerospace, and nuclear applications. Inherent latch-up immunity and reduced single-event effects from the insulating BOX layer.
High-Temperature Electronics
SOI circuits operating above 225°C for downhole drilling, automotive engine compartments, and geothermal monitoring — where bulk CMOS fails.
Power SOI & LDMOS
High-voltage LDMOS transistors on SOI for base station power amplifiers, ENVELOPE tracking, and industrial motor drives. Superior isolation and thermal management.
Метрология и обеспечение качества
Каждая партия пластин SOI проходит строгий протокол многотехнического анализа на наших сертифицированных по ISO 9001:2015 партнёрских предприятиях. Каждая поставка сопровождается полным сертификатом анализа (CoA).
Нужны пластины SOI для вашего процесса?
Укажите толщину приборного слоя, толщину BOX, удельное сопротивление пластины-носителя, диаметр и количество — наши специалисты по подложкам SOI предоставят подробное коммерческое предложение с данными метрологии и сроком поставки в течение 24 часов.