Передовая упаковка
Beyond Moore — 2.5D интерпозеры, 3D стековая упаковка, FOWLP, TSV подложки.
Обзор
Передовая упаковка — ключевой путь развития полупроводниковой индустрии за пределами закона Мура. GINECHIP предлагает полный спектр подложек и технологических услуг для передовой упаковки, включая 2.5D кремниевые интерпозеры, 3D-IC стекинг, fan-out упаковку на уровне пластины (FOWLP) и технологию TSV, поддерживая гетерогенную интеграцию от уровня кристалла до уровня системы.
Мы обеспечиваем ведущее в отрасли качество и точность — все процессы выполняются в чистых помещениях класса ISO 5, что гарантирует максимальную надёжность и выход годных изделий.
Технологии корпусирования
2.5D кремниевый интерпозер
Кремниевые интерпозеры на основе TSV обеспечивают плотную трассировку сигналов между несколькими кристаллами на одной подложке для широких интерфейсов HBM и многокристальных SoC.
3D-стекинг кристаллов и гибридное соединение
Вертикальный стекинг кристалл-кристалл и пластина-пластина с термокомпрессией или гибридным медь-медь соединением обеспечивает кратчайшие межсоединения для HBM, image-сенсоров и 3D-IC архитектур логика-на-логике.
Fan-Out упаковка на уровне пластины (FOWLP)
Заведомо годные кристаллы переносятся в формованную пластину и перераспределяются с помощью тонкого Cu RDL, что позволяет исключить подложку для более тонкого и дешёвого корпуса с отличными электрическими характеристиками.
Fan-Out System-in-Package (SiP)
Сверхтонкий RDL 1 мкм, интегрированные пассивные компоненты и медное EMI-экранирование объединяют несколько кристаллов в единый fan-out модуль для RF front-end и компактных SiP.
Flip-Chip BGA (FC-BGA)
Flip-chip кристаллы монтируются непосредственно на ламинатные подложки с микропереходными соединениями и тонкой mSAP-трассировкой — основная платформа упаковки для CPU, GPU и сетевых ASIC.
Стеклянный интерпозер (TGV)
Сквозные стеклянные переходы на сверхплоских стеклянных подложках с низкими потерями обеспечивают регулируемый КТР и лучшие RF-характеристики по сравнению с кремнием — идеально для высокочастотного RDL и крупноформатных fan-out интерпозеров.
Доступные услуги
Тонкая трассировка RDL и металлизация под бампы для межсоединений на уровне пластины — от стандартных 10 мкм до сверхтонких 0,4 мкм L/S.
Сверление сквозных отверстий в кремнии и стекле, нанесение барьерного слоя и заполнение медью для плотных вертикальных межсоединений в 2.5D/3D корпусах.
Точная шлифовка и полировка со снятием напряжений до финальной толщины менее 50 мкм для раскрытия TSV и 3D-стекинга.
Термокомпрессионное и гибридное медь-медь соединение для 3D-IC стекинга с точностью совмещения менее микрона.
Размещение кристаллов, формовка эпоксидным компаундом и обработка реконструированных пластин/панелей для FOWLP и fan-out SiP.
AOI, рентген, C-SAM и анализ поперечных срезов для проверки целостности RDL, качества заполнения переходных отверстий и надёжности корпуса.
Ключевые области применения
2.5D кремниевые интерпозеры соединяют логические кристаллы со стеками памяти HBM, обеспечивая плотность межсоединений, необходимую для ИИ-чипов.
TSV интерпозеры и гибридная медь-медь сборка позволяют штабелировать несколько кристаллов DRAM с широкими интерфейсами ввода-вывода для модулей HBM3 и HBM3E.
FOWLP и fan-out SiP уменьшают площадь и высоту корпуса процессоров и RF-модулей в смартфонах и носимых устройствах.
Тонкий шаг RDL с интегрированными пассивными компонентами и Cu-экранированием объединяет фильтры, переключатели и усилители в компактном RF-модуле.
Надёжная flip-chip BGA и fan-out упаковка выдерживает широкий температурный диапазон и вибрации в системах ADAS, силовых модулях и промышленных контроллерах.
Высокоплотная 2.5D упаковка соединяет коммутационные ASIC с оптическими модулями и SerDes-чиплетами для сетевых чипов нового поколения.
Правила проектирования RDL
| Параметр | Стандартный RDL (≤ 10 мкм L/S) | Тонколинейный RDL (≤ 5 мкм L/S) | Сверхтонколинейный RDL (≤ 2 мкм L/S) |
|---|---|---|---|
| Minimum L/S | 5/5μm | 2/2μm | 0.4/0.4μm |
| Cu Thickness | 5–8μm | 3–5μm | 1–3μm |
| Via Diameter | 20–30μm | 10–15μm | 5–10μm |
| Dielectric | Polyimide (PID) | Polyimide or BCB | SiO₂ (CVD) |
| Dielectric Constant (k) | 3.0–3.5 | 2.6–3.0 | 3.9 (SiO₂) |
| Number of Layers | 1–3 | 2–5 | 2–8 |
| Cu Deposition Method | Semi-additive (SAP) | SAP or Damascene | Cu Damascene |
| Planarization | None or CMP | CMP | CMP (per layer) |
Выбор подложки
Выбор подложки критически важен для общей производительности упаковки в передовых технологиях корпусирования. Наша инженерная команда порекомендует оптимальное сочетание материала и спецификации подложки исходя из архитектуры упаковки, теплового бюджета и требований к электрическим характеристикам.
Качество и метрология
Каждый процесс RDL и TSV выполняется в чистом помещении класса ISO 5 с полным встроенным метрологическим контролем, подтверждённым системой качества ISO 9001:2015.
Готовы начать?
Свяжитесь с нашей инженерной командой, чтобы обсудить ваши требования и получить подробное коммерческое предложение в течение 24 часов.