Обзор
Сквозные кремниевые переходы (TSV) создают вертикальные электрические соединения через кремниевую пластину или кристалл, обеспечивая 3D-IC стекинг и гетерогенную интеграцию, которые уже невозможно получить только за счёт 2D-масштабирования. Процесс TSV в GINECHIP включает глубокое реактивно-ионное травление, нанесение диэлектрического слоя, барьерную/затравочную металлизацию и заполнение отверстий Cu или W по схемам via-first, via-middle и via-last.
Каждый процесс TSV аттестуется с помощью контроля пустот методом РЭМ в поперечном сечении, испытаний электрической целостности и проверки заполнения с согласованным КТР. Мы поддерживаем диаметры отверстий от 2 до 100 мкм с соотношением сторон до 20:1 на пластинах от 100 до 300 мм в рамках технологического контроля, сертифицированного по ISO 9001.
Модули процесса
Глубокое реактивно-ионное травление (DRIE)
Глубокое травление кремния по процессу Bosch формирует отверстия с высоким аспектным соотношением, контролируемым углом боковой стенки и минимальной гофрировкой, создавая основу для надёжных межсоединений TSV.
Диэлектрическая изоляционная прослойка
Термические или PECVD-слои оксида/нитрида электрически изолируют медное сквозное соединение от окружающего кремния, обеспечивая баланс конформности, электрической прочности и теплового бюджета для разных геометрий отверстий.
Барьерный и затравочный слои
Барьерный слой тантала/TaN (PVD или ALD) предотвращает диффузию меди в кремний, а напылённый затравочный слой меди обеспечивает равномерное осаждение «снизу вверх» в отверстиях с высоким аспектным соотношением.
Гальваническое осаждение меди
Контролируемое добавками сверхзаполнение «снизу вверх» осаждает бездефектную медь от дна отверстия вверх, после чего проводится отжиг для снятия напряжений и стабилизации структуры зёрен.
ХМП и финишная обработка обратной стороны
Химико-механическая полировка удаляет избыточную медь с жёстким контролем выемок и эрозии, после чего выполняется вскрытие обратной стороны, очистка и опциональное покрытие Ni/Au для последующей сборки.
Варианты процесса
Интеграция Via-Middle
TSV формируются после изготовления транзисторов на переднем этапе, но перед формированием межсоединений заднего этапа, что позволяет получить плотные массивы отверстий при сохранении совместимости с тепловым бюджетом BEOL.
Интеграция Via-Last
TSV вытравливаются с обратной стороны пластины после завершения металлизации BEOL, что не нарушает процессы переднего и заднего этапов, но требует компромисса по допуску совмещения отверстия с контактной площадкой.
Технологический процесс
Подготовка пластины
Входящие пластины проверяются, очищаются и структурируются жёсткой маской, определяющей расположение и диаметр отверстий.
Глубокое травление кремния
DRIE-травление по процессу Bosch формирует отверстия на заданную глубину с контролируемым углом боковой стенки и размером гофрировки.
Диэлектрическая прослойка
Наносится термический или PECVD оксид/нитрид для электрической изоляции боковой стенки отверстия от кремния.
Барьер и затравка
Наносятся барьерный слой (PVD или ALD) и затравочный слой меди для обеспечения бездефектного гальванического осаждения.
Заполнение медью
Гальваническое осаждение «снизу вверх» заполняет отверстие бездефектной медью, после чего проводится отжиг для снятия напряжений.
ХМП и контроль
Избыточная медь удаляется полировкой, а рентгеновский/акустический контроль подтверждает целостность заполнения перед обработкой обратной стороны.
Обеспечение качества
| Параметр | Целевое значение | Метод |
|---|---|---|
| Сопротивление отверстия | < 50 mΩ (typical, 10×100μm via) | 4-point Kelvin probe on test structures |
| Выход по цепочке | > 99.9% (1,000-via chain) | 4-point resistance continuity |
| Напряжение пробоя диэлектрика | > 50V (for 200nm thermal SiO₂) | Ramped voltage I-V sweep |
| Ток утечки | < 1 nA at 5V (silicon-to-TSV) | I-V measurement, Si grounded, TSV biased |
| Выступание меди | < 100nm @ 400°C anneal | AFM / profilometry |
| Содержание пустот | Zero voids > 1μm in fill | X-ray microscopy / acoustic microscopy |
| Глубина гофрировки | < 50nm (Bosch process) | SEM cross-section |
| Ёмкость отверстия | 50–200 pF (dependent on geometry) | C-V measurement at 1 MHz |
Примечание о качестве
Заполнение отверстий
Заполнение отверстий полиимидом создаёт планаризованные межслойные диэлектрики с отличной способностью заполнения зазоров. Нанесение методом центрифугирования заполняет отверстия с высоким соотношением сторон без пустот, а термическое отверждение обеспечивает однородность свойств материала по всей заполненной структуре.
Наш процесс заполнения отверстий полиимидом обеспечивает соотношение сторон до 3:1 без пустот, что подтверждено анализом поперечного сечения методом РЭМ. Способность к планаризации снижает топографию для последующих литографических операций, улучшая однородность CD по всей пластине.
Составы светочувствительного полиимида позволяют напрямую формировать отверстия для переходов без отдельной обработки фоторезистом. Это сокращает количество технологических операций на 30%, обеспечивая разрешение отверстий до 5 мкм.
Применения
3D-IC интеграция
Вертикальные межсоединения между кристаллами для высокоскоростной, малолатентной связи между уложенными друг на друга логическими и запоминающими кристаллами.
КМОП-датчики изображения
Задние переходные отверстия для компактных камерных модулей, устраняющие петли проволочной разварки и уменьшающие размер корпуса.
2,5D интерпозеры
Кремниевые интерпозеры с TSV-разводкой соединяют несколько чиплетов на одной подложке для гетерогенной интеграции.
Интеграция MEMS-КМОП
Герметичные вертикальные межсоединения между пластинами MEMS-датчиков и пластинами КМОП ASIC в корпусах уровня пластины.
Технология барьерных слоёв
Полиимид служит превосходным буферным слоем напряжений между кремниевыми подложками и последующими металлическими или диэлектрическими слоями. Его низкий модуль упругости (~3 ГПа) и высокое удлинение (>30%) поглощают термомеханическое напряжение при упаковке и термоциклировании.
В качестве пассивирующего слоя полиимид обеспечивает отличную химическую стойкость, барьерные свойства против влаги (WVTR < 1 г/м²/сут) и электрическую изоляцию (пробивное напряжение > 300 В/мкм). Он защищает нижележащие схемы от воздействия окружающей среды и механических повреждений.
Готовы начать?
Свяжитесь с нашей инженерной командой, чтобы обсудить ваши требования и получить подробное коммерческое предложение в течение 24 часов.