什麼是共封裝光學（CPO）？

共封裝光學（CPO）是一種先進封裝架構，將矽光子光引擎整合到與交換器、加速器或運算ASIC相同的封裝中。CPO不是將光收發器插入交換器的前面板，而是將光電轉換直接置於晶片旁，共用中介層或基板。其結果是大幅縮短電氣互連距離、降低功耗，並實現更高的頻寬密度。

在CPO模組中，包含波導、調變器和光電探測器的光子積體電路（PIC）與電氣驅動器和轉阻放大器（TIA）晶粒鍵合在一起。此光引擎隨後透過細間距RDL和微凸塊與主ASIC通訊，距離僅為毫米級，而非數十公分。對於建構AI規模網路的架構師而言，CPO是達到800G、1.6T和3.2T埠速而不撞上功耗牆的最可靠途徑。

CPO為何出現：AI資料中心的瓶頸

人工智慧工作負載，尤其是大型語言模型的訓練和推論，已改寫資料中心網路的規則。單一AI訓練叢集可能包含數萬個加速器，每個加速器對都需要透過網路結構進行低延遲、高頻寬的連接。在此負載下，傳統的可插拔光學面臨三個硬性限制：

  • 功率密度。 一個800G可插拔收發器加上其電氣驅動電路，每個埠可能消耗15-30瓦。在超大規模埠數下，光學可消耗總網路功率的30-50%，而這些功率AI叢集寧願用於運算。
  • 訊號完整性。 在每通道112 Gbps和224 Gbps下，電氣訊號在長PCB走線上會失去完整性。設計者必須在SerDes中增加昂貴的等化、重定時和DSP，這會消耗晶片面積和更多功率。
  • 前面板頻寬限制。 交換器前面板只能容納有限數量的QSFP-DD或OSFP埠，這在AI結構需要更多頻寬時限制了總頻寬。

CPO的開發正是為了突破這些限制。透過將光引擎移入封裝內，CPO將電氣路徑縮短至毫米級，每個埠的功耗降低約30-50%，並倍增頻寬密度。對於功率和空間為關鍵限制的AI資料中心，共封裝光學不是漸進式改進，而是架構上的必要。

CPO與可插拔光收發器的比較

下表從資料中心架構師最關心的維度比較共封裝光學與傳統可插拔光收發器。

屬性 可插拔收發器 共封裝光學
光引擎位置 前面板模組（QSFP-DD / OSFP） 封裝內，ASIC旁
電氣距離 10-30公分PCB走線 中介層上毫米級
每埠功耗 15-30瓦（含SerDes） 約5-10瓦
頻寬密度 受前面板埠數限制 隨封裝面積擴展
訊號完整性 在112/224 Gbps每通道時困難 短連結，等化需求降低
可維護性 現場熱插拔 不可現場更換
成熟度 成熟，大量部署 早期量產，快速成長

取捨很明確：可插拔光學仍具彈性且易於維護，但CPO在功耗、密度和每bit成本上於超大規模場景中勝出，而這些正是決定AI資料中心能否持續擴展的關鍵指標。

CPO背後的晶圓級與先進封裝技術

共封裝光學本質上是封裝問題。每個CPO設計都依賴最初為小晶片、HBM堆疊和高性能運算開發的晶圓級製程與先進封裝技術。

矽光子光引擎

每個CPO模組的核心是使用成熟的CMOS相容製程在標準矽晶圓上製造的矽光子PIC。PIC整合了光柵耦合器、波導、高速調變器和光電探測器於單一晶粒上，以半導體經濟性提供光學功能。此光子晶粒與電氣驅動器和TIA晶粒共同封裝，形成完整的光引擎，這是使CPO可大規模製造的基礎。

小晶片與光引擎的2.5D和3D共封裝

大多數CPO架構使用2.5D封裝：交換器ASIC、光引擎和支援小晶片並排置於共享中介層上，透過細間距RDL和微凸塊連接，並安裝在封裝基板上。新興的3D方法垂直堆疊光子學和電子學，以縮小佔位面積並進一步降低延遲。在兩種情況下，中介層都是關鍵環節，它必須承載數千個高速訊號，具有超低損耗、低串擾，以及與矽光子和交換器晶粒匹配的熱膨脹控制。

TGV玻璃中介層

具有玻璃通孔（TGV）的玻璃中介層正成為CPO的首選平台。玻璃具有出色的高頻電氣性能、可調諧以匹配矽光子的熱膨脹係數，以及超細線寬/線距RDL所需的表面品質。對於評估中介層選項的工程師，來自GINECHIP的TGV玻璃晶圓基板專為這些共封裝和光子學應用而設計。

用於光引擎互連的RDL和凸塊

重分佈層和微凸塊是將光引擎和小晶片的密集I/O物理連接到中介層和封裝的關鍵。細間距RDL降低訊號損耗，支援密集逃逸佈線，並實現CPO所需的異質整合。GINECHIP提供RDL和凸塊晶圓服務，適用於這些共封裝流程，從設計支援到全晶圓處理。

GINECHIP如何提供關鍵基板與製程

GINECHIP定位為實現共封裝光學所需基板和晶圓級製程的一站式供應商。從原始晶圓到成品中介層，GINECHIP涵蓋CPO供應鏈的關鍵步驟：

  • TGV玻璃中介層，具有優異射頻性能和CTE匹配的玻璃通孔晶圓，適用於光子學共封裝。
  • RDL和凸塊處理，連接光引擎、小晶片和交換器ASIC的細間距重分佈和微凸塊。
  • 矽晶圓基板，用於矽光子PIC製造和中介層生產的高品質矽晶圓。
  • 先進封裝解決方案，適用於2.5D和3D小晶片與光引擎共封裝的端到端晶圓級封裝能力。

透過控制這些基板和製程步驟，GINECHIP幫助晶片製造商、OSAT和系統供應商以合格的量產材料和更短的認證週期加速其CPO藍圖。

聯繫GINECHIP

共封裝光學正在重新定義AI資料中心的擴展方式，而基板是整個架構的關鍵。無論您需要TGV玻璃中介層、RDL和凸塊處理，還是用於CPO或矽光子計劃的矽晶圓基板，GINECHIP都具備材料與製程專業知識來支援您。立即聯繫GINECHIP團隊討論您的需求、索取樣品或獲取報價。