Prime-Siliziumwafer
Prime-Wafer in Device-Qualität — höchste Qualitätsklasse für die Halbleiterfertigung. CZ- und FZ-Verfahren, Sub-Nanometer-Rauheit, enge Toleranzen.
Prime-Siliziumwafer in Bauteilqualität
Siliziumwafer in Prime-Qualität sind die höchste Qualitätsklasse einkristalliner Siliziumsubstrate in der Normenhierarchie SEMI M1–M13. Jeder Prime-Wafer wird aus ultrareinem Polysilizium-Ausgangsmaterial (Reinheit 9N–11N) hergestellt und durchläuft rigorose Kristallzucht-, Wafering-, chemisch-mechanische Polier- und Reinigungsprozesse, um die anspruchsvollen Anforderungen an Reinheit, Ebenheit und kristallografische Perfektion der Halbleiterfertigung zu erfüllen.
Der globale Markt für Siliziumwafer in Prime-Qualität überstieg 12 Milliarden USD an jährlichen Lieferungen, angetrieben von der unablässigen Nachfrage nach Logik-, Speicher-, Leistungs- und Analog-ICs in Rechenzentren, Smartphones, der Automobil-Elektrifizierung und IoT-Edge-Geräten. An fortgeschrittenen CMOS-Knoten (sub-5nm) muss ein einzelner Prime-Wafer Partikelzahlen unter 10 bei 0,2μm und eine Oberflächenrauheit unter 0,2nm RMS einhalten — Spezifikationen, die eine außergewöhnliche Kontrolle über jeden Schritt der Fertigungslieferkette erfordern.
Bei GINECHIP liefern wir Prime-Wafer in Bauteilqualität, die nach den Verfahren CZ, MCZ und FZ gezüchtet werden, in allen Standarddurchmessern von 100mm bis 300mm. Jedes Los enthält ein vollständiges Analysezertifikat (CoA), das spezifischen Widerstand, Dicke, TTV, Bow, Warp, Oberflächenrauheit, Partikelzahlen und Sauerstoff-/Kohlenstoffgehalt gemäß SEMI- und ASTM-Standards dokumentiert. COP-freie argon-geglühte Optionen, Polysilizium-Getterung auf der Rückseite und kundenspezifische Off-Cut-Orientierungen sind auf Anfrage erhältlich.
Kristallzuchtverfahren
Drei unterschiedliche Einkristall-Zuchttechnologien erzeugen Prime-Siliziumwafer, jede optimiert für unterschiedliche Anforderungen an die Bauelementleistung. Die Wahl des richtigen Zuchtverfahrens ist die einflussreichste Einzelentscheidung bei der Substratspezifikation.
CZ (Czochralski)
Melt-growth from a crucible — industry standard
The workhorse of the semiconductor industry. A single-crystal seed is dipped into molten silicon and slowly pulled upward while rotating, producing ingots up to 300mm diameter and 2m+ length. High throughput, moderate oxygen content (12–18 ppma), and excellent cost efficiency for CMOS, logic, memory, and MEMS applications.
MCZ (Magnetic CZ)
Magnetic-field-stabilized Czochralski growth
CZ growth with a strong horizontal magnetic field applied to the melt. The Lorentz force suppresses thermal convection, reducing oxygen incorporation by 30–50% and dramatically improving resistivity radial uniformity. Preferred for power semiconductors (IGBTs, MOSFETs) where precise oxygen control governs lifetime-killer behavior and for high-resistivity substrates used in RFICs.
FZ (Float Zone)
Crucible-free zone-refining — ultimate purity
A molten zone passes along a polycrystalline rod under RF induction in vacuum or inert gas, refining the silicon to extreme purity levels. No crucible contact means carbon and oxygen are below IR detection limits (＜ 0.1 ppma). Achieves the highest resistivity (up to 10,000+ Ω·cm) and longest minority carrier lifetimes (＞ 1,000 μs). Essential for high-voltage discrete power devices, photodiodes, RF substrates, and terahertz optics.
Qualitätsvergleich: CZ vs. MCZ vs. FZ
Die Wahl zwischen CZ-, MCZ- und FZ-Substraten hängt von den Anforderungen des Zielbauelements an Sauerstoffgehalt, Widerstandsbereich, Defektdichte und Kostenempfindlichkeit ab. Die folgende Tabelle fasst die wichtigsten Unterscheidungsfaktoren zusammen.
CZ (Czochralski)
Standard-Schmelzzucht in einem Quarztiegel. Der moderate Sauerstoffgehalt (12–18 ppma) bietet vorteilhafte interne Getterung metallischer Verunreinigungen. Wirtschaftlich bei allen Durchmessern bis 300mm.
MCZ (Magnetisches CZ)
Ein Magnetfeld unterdrückt die Schmelzkonvektion, reduziert den Sauerstoff um 30–50% und verbessert die radiale Widerstandsgleichmäßigkeit. Optimal für Leistungshalbleiter mit kontrollierten Sauerstoffgehalten.
FZ (Zonenschmelzverfahren)
Tiegelfreies Wachstum mit Verunreinigungsniveaus unterhalb der IR-Nachweisgrenze. Höchster spezifischer Widerstand (＞ 10 kΩ·cm), längste Trägerlebensdauer (＞ 1.000 μs) und niedrigster Sauerstoffgehalt (＜ 0,1 ppma).
COP-freie & geglühte Prime-Wafer
Crystal-Originated Particles (COPs) sind nanoskalige Leerstellen-Aggregat-Hohlräume, die beim CZ-Kristallwachstum entstehen — mit Durchmessern von 30nm bis 200nm. Wenn diese Hohlräume die polierte Waferoberfläche schneiden, erscheinen sie bei der Laserinspektion als Lichtstreuereignisse, die nicht von echten Oberflächenpartikeln zu unterscheiden sind, und verursachen falsche Defektzählungen, die die Ausbeute der Gateoxidintegrität (GOI) in fortgeschrittenen CMOS-Prozessen verringern.
Um dem zu begegnen, bietet GINECHIP argon-geglühte Prime-Wafer gemäß SEMI M78 an. Eine Hochtemperaturglühung (≥ 1.200°C) in Argon- oder Wasserstoffatmosphäre löst COPs im oberflächennahen Bereich (typischerweise 3–10μm Tiefe) auf und erzeugt eine COP-freie denudierte Zone, während die Volumen-Sauerstoffausscheidungen für die interne Getterung tiefer im Wafer erhalten bleiben. Diese Behandlung ist für Bauelementschichten unerlässlich, die bei sub-28nm-Technologieknoten Gateoxiddicken unter 3nm erfordern.
Technische Spezifikationen
| Parameter | Verfügbarer Bereich / Werte |
|---|---|
| Growth Method | CZ (Czochralski), FZ (Float Zone), MCZ (Magnetic CZ) |
| Diameter | 100mm (4″), 125mm (5″), 150mm (6″), 200mm (8″), 300mm (12″) |
| Dopant Type | N-type (Phosphorus, Arsenic, Antimony) / P-type (Boron) |
| Resistivity Range | 0.001 – 10,000 Ω·cm (application-dependent) |
| Crystal Orientation | 〈100〉, 〈111〉, 〈110〉 (off-cut ±0.5° to ±4° on request) |
| Oxygen Content | 12 – 18 ppma (ASTM F121-80), tailored for internal gettering |
| Carbon Content | ≤ 0.1 ppma (ASTM F1319), ultra-low for power devices |
| Thickness Range | 200μm – 1,000μm+ (SEMI M1–M13 standard thicknesses) |
| Thickness Tolerance | ±5μm (200mm), ±10μm (300mm), ±15μm (smaller diameters) |
| TTV (Total Thickness Variation) | ≤ 2μm (200mm), ≤ 3μm (300mm, GBIR per SEMI M1) |
| Bow / Warp | ≤ 20μm Bow, ≤ 25μm Warp (200mm); ≤ 30μm Bow, ≤ 40μm Warp (300mm) |
| Surface Roughness (AFM RMS) | ＜ 0.2nm (1×1μm scan) — Epi-Ready finish |
| Polish Type | SSP (Single-Side Polished) / DSP (Double-Side Polished) |
| Edge Profile | SEMI standard: Round, T-Edge, or E-Edge per diameter |
| Particles @ 0.2μm | ≤ 10 particles (SEMI M53, laser surface scan) |
| COP-Free Option | Argon or Hydrogen annealed — near-zero COPs in near-surface region |
| Backside Treatment | Etched, polished, or poly-silicon back-seal for gettering |
| Laser Mark | SEMI M12/M13 compliant: soft-mark on front or back side |
| Flat / Notch | Per SEMI M1: primary/secondary flats or single notch (200mm/300mm) |
| Warp Control | Edge-Grip or conventional polishing for ultra-flat requirements |
| Packaging | Class 100 cleanroom vacuum-sealed cassette or single-wafer shippers |
| Compliance | SEMI M1–M13, SEMI M53, RoHS, REACH |
Anwendungen & Marktsegmente
CMOS Logic & Memory
The backbone of the USD 550B semiconductor industry. Prime CZ wafers serve as starting substrates for microprocessors, DRAM, NAND flash, and SoCs at nodes from 180nm to sub-3nm. Tight particle and surface specifications ensure photolithography yield at advanced nodes.
MEMS & Sensors
Micro-electromechanical systems rely on precisely specified CZ wafers for inertial sensors (accelerometers, gyroscopes), pressure sensors, microphones, and micro-mirrors. DSP wafers with controlled TTV are critical for DRIE etch-through processes and wafer-bonding compatibility.
Power Devices
IGBTs, super-junction MOSFETs, SiC-on-Si epitaxy, and high-voltage diodes demand FZ wafers with resistivity exceeding 1,000 Ω·cm and ultra-low oxygen. MCZ substrates provide the controlled oxygen environment required for optimal lifetime engineering in high-speed power switches.
CMOS Image Sensors (CIS)
Prime wafers with epitaxial silicon layers on heavily-doped substrates provide the gettering capacity and low dark-current characteristics essential for smartphone, automotive, and industrial image sensors. Epi-ready surface quality with sub-0.2nm RMS roughness ensures defect-free epitaxial growth.
Analog / Mixed-Signal
Precision analog ICs — operational amplifiers, ADCs, DACs, voltage references — require wafers with tight resistivity tolerance and minimal dopant striations. FZ substrates with exceptional radial uniformity are preferred for high-performance analog where matching is critical.
Silicon Photonics & Optics
FZ high-resistivity silicon provides the low-loss, low-dispersion optical medium for silicon photonic integrated circuits operating from 1.1μm to 6μm. CZ wafers are used for wafer-level optics, diffractive elements, and structured surfaces in consumer and industrial photonics.
Messtechnik & Qualitätssicherung
Jedes Prime-Wafer-Los wird in ISO 9001:2015-zertifizierten Einrichtungen durch ein Messtechnikprotokoll mit mehreren Verfahren charakterisiert. Ein umfassendes Analysezertifikat (CoA), das alle gemessenen Parameter dokumentiert, wird mit jeder Lieferung bereitgestellt.
Benötigen Sie Prime-Wafer für Ihre Fab?
Nennen Sie Ihren Durchmesser, das Zuchtverfahren (CZ/MCZ/FZ), den Dotierungstyp, den Widerstandsbereich, die Orientierung und die Menge — unsere Substrat-Spezialisten erstellen innerhalb von 24 Stunden ein detailliertes Angebot mit Messdaten und Lieferzeit.