Umverteilungsschicht (RDL)
Ein- und mehrlagige Cu-RDL-Verarbeitung mittels Semi-Additiv-Prozess (SAP) mit Polymerdielektrika.
Leistungsübersicht
Redistribution-Layer (RDL) bilden das Rückgrat der Verbindungen im modernen Packaging.
Der RDL-Service von GINECHIP bietet vollständige, produktionsreife RDL-Fertigung mit SAP.
RDL-Prozessmodule
Kupfer-RDL — SAP
Feinpitch-Cu-RDL-Metallisierung mittels SAP.
Polymerdielektrika — PI, BCB, PBO
Drei Polymerdielektrikum-Plattformen sind für RDL verfügbar.
Mehrlagiger RDL-Stack
Sequenzieller Aufbau mehrerer Cu-RDL-Lagen.
UBM-Pad & Via-Abschluss
UBM-Pad-Öffnung und Via-Abschluss.
Prozessablauf
Polymerbeschichtung & Aushärtung
Spin-Coating Polymerdielektrikum (PI, BCB, PBO). Haftvermittler. Soft-Bake & Aushärtung. 3–10 μm/Schicht.
Via-Lithografie
Via-Lithografie im Dielektrikum. UV + wässrige Entwicklung. 5–>50 μm. O₂-Plasma-Descum.
Cu-Seed-Schicht Sputtern
Magnetron-Sputtern Cu-Seed (100–300 nm). Haftschicht Ti/TiW. Schichtwiderstand 0,3–1,0 Ω/□.
Fotolack-Maskenstrukturierung
Dicker Positiv-Fotolack (3–12 μm). Lithografie. CD-Messung. Descum.
Cu-Elektroplattierung
DC-Cu-Plattierung (10–30 mA/cm²). Dicke 2–10 μm. Uniformität ±5%.
Resist-Strip & Seed-Ätzung
Resist-Entfernung. Cu-Seed-Nassätzung. Unterätzung <0,5 μm/Seite.
Qualitätsspezifikationen
| Parameter | Zielspezifikation | Messmethode |
|---|---|---|
| RDL-Linien-/Abstandsauflösung | 2/2μm (einlagig) | SEM Draufsicht, CD-SEM |
| Cu-Dicke (in RDL-Leiterbahn) | Ziel ±5% (1σ) | Profilometrie / Querschnitt-SEM |
| Via-Kettenwiderstand | < 1 Ω pro 1000 Vias | 4-Punkt-Widerstand an Daisy-Chain |
| Interlayer-Ausrichtung | < 2μm (Lage-zu-Lage) | Nonius / Box-in-Box-Strukturen |
| Cu-Unterätzung (Seed-Ätzung) | < 0,5μm pro Seite | SEM-Querschnitt |
| Polymerdicken-Uniformität | ±5% waferweit (1σ) | Spektroskopische Reflektometrie |
| Via-Öffnungs-CD | Ziel ±2μm | Optische Mikroskopie / SEM |
| Durchschlagspannung Dielektrikum | > 100V (für 5μm PI) | DC-Rampenspannung, benachbarte RDL-Leiterbahnen |
Spezifikationen gelten für ein- und mehrlagiges Cu-RDL auf 200mm-Substraten.
Semi-Additiv-Prozess (SAP) Grundlagen
Der Semi-Additiv-Prozess unterscheidet sich grundlegend vom subtraktiven Ansatz.
Bei SAP ist die Reihenfolge umgekehrt: eine dünne Cu-Seed-Schicht wird zuerst abgeschieden.
Mehrlagige RDL-Integration
Mehrlagige RDL-Stacks ermöglichen komplexe Routing-Architekturen.
Jede zusätzliche RDL-Lage umfasst Dielektrikumsbeschichtung, Lithografie, Seed-Sputtern usw.
HAUPTANWENDUNGEN
Fan-Out Wafer-Level Packaging (FOWLP)
Die Hauptanwendung der RDL-Technologie — FOWLP.
Fan-In Wafer-Level Packaging (FIWLP)
Einlagiges RDL verteilt periphere Die-Pads auf ein Flächenarray.
2.5D-Interposer
RDL auf Silizium-, Glas- oder organischen Interposern.
Chiplet-Integration
RDL dient als Die-zu-Die-Verbindungsstruktur in Chiplet-Architekturen.
Auswahl des Dielektrikums
Die Wahl des Polymerdielektrikums hat tiefgreifende Auswirkungen auf die RDL-Leistung.
Unsere Ingenieure helfen bei der Auswahl des optimalen Dielektrikums.
Seed-Layer-Ätzung & Leiterbahnintegrität
Nach Cu-Plattierung und Resist-Strip schließt die Cu-Seed-Schicht alle RDL-Leiterbahnen kurz.
Gestalten Sie Ihren RDL-Ablauf
RDL-Schichten, L/S, Dielektrikum, UBM/Pad, Wafer-Spezifikationen — Prozessplan und Angebot in 24 h.