Substrate
MEMS Prozess
Aufbereitung
Zubehör
Ressourcen
Technische Artikel
Unternehmen
Shop
0.001–10,000 Ω·cm Widerstandsbereich
P / N / Intrinsic Dotierung & Typ
100μm–1000μm Orientierungen
SSP · DSP · CMP · Epi-Ready Oberflächenfinish

Übersicht

Standard-Wafer decken viele Anwendungen ab, aber bahnbrechende Bauelemente erfordern präzise angepasste Materialeigenschaften. Unser Service ermöglicht die Definition exakter Spezifikationen.

Jede kundenspezifische Bestellung wird durch ISO 9001-zertifizierte Fertigung und vollständige Materialqualifizierung abgesichert — SIMS- oder Vier-Punkt-Messung von Widerstand und Dotierung, Röntgenbeugung zur Bestimmung der Kristallorientierung, sowie ein Konformitätszertifikat für jede Charge.

Widerstands-Anpassung

Der spezifische Widerstand ist die grundlegendste elektrische Eigenschaft eines Halbleitersubstrats. Wir bieten präzise Widerstandsabstufung im gesamten Spektrum — von stark dotiert (<0,005 Ω·cm) bis ultrahochohmig (>10.000 Ω·cm) — mit 49-Punkt-4-Spitzen-Mapping für jede Charge.

ParameterVerfügbarer Bereich
Resistivity Range 0.001–10,000 Ω·cm (custom narrow bands available)
Tolerance ±5% standard, ±2% tight, ±1% ultra-tight
Radial Uniformity ≤ 3% variation (4PP, 49-point map)
P-type Dopants Boron (B) — 0.001–10,000 Ω·cm
N-type Dopants Phosphorus (P), Arsenic (As), Antimony (Sb)
Intrinsic / High-Res > 1,000 Ω·cm (FZ, neutron-transmutation doped)
Heavily Doped < 0.005 Ω·cm (N+ Sb, P+ B for epi substrates)
Measurement Method 4-point probe, eddy current, Hall effect per SEMI MF84

Für Anwendungen mit extrem engen Widerstandsfenstern liefern wir Wafer mit ±1% Ultra-Engtoleranz und radialer Gleichmäßigkeit unter 2%. Neutronen-Transmutationsdotierung (NTD) ist unsere bevorzugte Methode für anspruchsvollste hochohmige Anwendungen.

Dotierungsprofil-Engineering

Über den spezifischen Widerstand hinaus bestimmt das Dotierungsprofil — Dotierstoffspezies, Konzentrationsgradient und axiale Gleichmäßigkeit — die Ladungsträgerbeweglichkeit, Lebensdauer und Sperrschichtcharakteristik. Wählen Sie aus B, P, As oder Sb — jedes mit spezifischem Diffusionsverhalten und elektrischer Aktivierung für Ihr thermisches Budget.

P-Typ (Bor-dotiert)

Bor-dotierte Si-Wafer für Löcherleitung. Von stark dotiert bis nahezu intrinsisch mit engen Toleranzen.

N-Typ (Phosphor/Antimon)

P- oder Sb-dotierte Si-Wafer für Elektronenleitung. Höhere Elektronenbeweglichkeit als P-Typ.

Intrinsisch / Hochohmig

Ultrahochohmiges Si (> 10 kΩ·cm) für HF-Substrate, Fotodetektoren. Minimale Absorption freier Ladungsträger.

Kristallorientierungs-Auswahl

Die Kristallorientierung beeinflusst anisotropes Ätzverhalten, Ladungsträgerbeweglichkeit, Oxidwachstumsrate und Grenzflächenzustandsdichte. Wählen Sie 〈100〉 für CMOS/VLSI, 〈111〉 für MEMS und Leistungsbauelemente, oder 〈110〉 für hohe Löcherbeweglichkeit.

ParameterVerfügbarer Bereich
Standard Orientations 〈100〉, 〈111〉, 〈110〉
Off-Cut / Vicinal 0.5°–6.0° toward 〈110〉, 〈111〉, or 〈211〉
Tolerance ±0.1° standard, ±0.05° precision
Flat Alignment SEMI M1 primary/secondary flat or notch
Wafer ID Laser Mark SEMI T7 OCR-compatible, alphanumeric, dot-matrix

〈100〉 Orientierung — CMOS- & VLSI-Standard

  • Niedrigste Grenzflächenzustandsdichte (Dit) mit SiO2
  • Industriestandard für CMOS, DRAM, NAND-Flash
  • Optimal für anisotropes Nassätzen (KOH, TMAH)
  • Kompatibel mit allen großen Foundry-Prozessen

〈111〉 Orientierung — MEMS & Leistungsbauelemente

  • Niedrigste Ätzrate in Alkalien — ideal für Ätzstoppschichten
  • Bevorzugt für Bulk-Mikromechanik MEMS (Drucksensoren, Beschleunigungssensoren)
  • Höhere Atomdichte für III-V-Epitaxie
  • Üblich für IGBT-, Thyristor- und Leistungsdioden-Substrate

Für Heteroepitaxie von III-V-Materialien auf Silizium oder spezielle MEMS-Strukturen sind vicinale Wafer mit kontrollierten Fehlschnitten von 0,5°–6,0° verfügbar.

Dicken-Anpassung

Die Waferdicke beeinflusst mechanische Festigkeit, thermische Masse, HF-Leistung und Die-Handling-Ausbeute. Wir liefern Wafer von ultradünnen 100 μm für 3D-IC-Stacking bis 725 μm Standard für die CMOS-Volumenproduktion mit enger TTV-Kontrolle.

ParameterVerfügbarer Bereich
Standard Range 200μm–1000μm
Ultra-Thin 100μm–200μm (ground + stress-relieved)
TTV (Total Thickness Variation) < 2μm standard, < 1μm tight
Bow < 30μm standard, < 10μm tight
Warp < 40μm standard, < 15μm tight
Surface Roughness (Ra) < 0.5nm CMP, < 5nm DSP, < 50nm lapped

Ultradünne Wafer (< 200 μm) werden spannungsarm geschliffen und poliert. Für extreme Planarität — z. B. Nanoimprint-Vorlagen oder Wafer-Bonden — ist TTV < 1 μm erreichbar. Alle Dickenparameter werden berührungslos kapazitiv mit Vollflächen-Mapping geprüft.

Oberflächenfinish-Optionen

Die Oberflächenbeschaffenheit bestimmt Epitaxiequalität, Bondfestigkeit, Partikeladhäsion und Lithographieauflösung. Wählen Sie aus fünf Oberflächengüten — jede für spezifische Weiterverarbeitungsanforderungen optimiert. Alle Wafer werden nach ISO-Klasse-4-Reinraumstandards gereinigt und geprüft.

CMP-poliert

Chemisch-mechanische Planarisierung. Ein- oder beidseitig poliert mit Subnanometer-Rauheit.

  • Ra < 0.5nm (AFM, 10×10μm scan)
  • Haze < 0.2 ppm (SP1/Tencor)
  • Available single-side or double-side

Einseitig poliert (SSP)

Vorderseite poliert (< 0,5nm Ra), Rückseite geätzt oder geläppt. Kostengünstige Option.

  • Front: CMP (Ra < 0.5nm)
  • Back: bright-etched or lapped
  • SEMI M1 compliant

Beidseitig poliert (DSP)

Beide Seiten poliert. Erforderlich für MEMS, Optik und Wafer-Bonden.

  • Both sides Ra < 0.5nm
  • Improved wafer flatness
  • 200mm and 300mm available

Epi-Ready-Finish

Ultra-saubere Oberfläche für Epitaxie. Oxid < 1nm. HF-last oder Ozon-last Reinigung. In N₂-gespülter Verpackung.

  • Native oxide < 5Å (ellipsometry)
  • COP-free for high-quality epi
  • N₂-purged packaging

Geläppt / Schnittzustand

Wirtschaftliches Finish für mechanische Anwendungen und Prozessentwicklung. Rauheit 0,2–0,5μm Ra.

  • Ra 0.5–5.0μm
  • Fast delivery
  • Bulk pricing available

Rückseitenbehandlungen

Die Waferrückseite spielt eine entscheidende Rolle — von der Getterung metallischer Verunreinigungen bis zur Kontaktierung vertikaler Leistungsbauelemente. Entwickelte Rückseitenbehandlungen steigern die Ausbeute und verbessern die Ladungsträgerlebensdauer.

Getterung — Kontrolle metallischer Verunreinigungen

  • Intrinsische Getterung (IG): BMD-technische Sauerstoffpräzipitate
  • Poly-Si-Rückseite: CVD-Poly-Si-Schicht mit hoher Korngrenzendichte
  • Phosphordiffusion: P-dotierte Rückseite für Schwermetallgetterung
  • Rückseitenschädigung: Kontrollierte mechanische Schädigung (Sandstrahlen, Rillen)

Dielektrische Rückseite — Isolation & Passivierung

  • Thermisches SiO₂: 100 nm–2 μm für Isolation in SOI-ähnlichen Strukturen
  • LPCVD Si₃N₄: Diffusionsbarriere und Passivierung
  • PECVD SiO₂/Si₃N₄-Stapel: Niedertemperatur-Dielektrikum
  • ALD Al₂O₃/HfO₂: High-κ-Dielektrika für Isolation

Spezielle Materialgüten

Über Standarddotierung und -oberfläche hinaus erfordern fortschrittliche Bauelementarchitekturen technische Volumeneigenschaften. Unsere Spezialsorten adressieren Sauerstoffpräzipitation, Defektdichte und Sub-Surface-Damage.

Rückseiten-Oxid / Poly-Si

Thermisches Oxid oder Poly-Si auf der Rückseite für Getterung metallischer Verunreinigungen.

Bulk-Mikrodefekt-Engineering (BMD)

Kontrollierte Sauerstoff-Präzipitation für interne Getterzentren. BMD-Dichte und Denuded-Zone-Tiefe nach Spezifikation.

Crystal Originated Particle (COP) Kontrolle

COP-freie oder COP-reduzierte Si-Wafer. Kritisch für Gate-Oxid-Integrität in CMOS und Flash-Speicher.

Anwendungen

Leistungselektronik — FZ-Silizium mit kundenspezifischem Widerstand und NTD für IGBTs, MOSFETs, Thyristoren und Leistungsdioden
HF & Mikrowelle — Hochohmige Substrate (>10 kΩ·cm) für rauscharme HF-Schalter, LNAs, Antennen und IPDs
MEMS & Sensoren — Wafer mit kundenspezifischer Dicke und DSP-Finish für Drucksensoren, Beschleunigungssensoren, Mikrofluidik und IMUs
Photonik & Optoelektronik — COP-freies Silizium mit Epi-Ready-Finish und hochohmigen Optionen für Wellenleiter, Fotodetektoren und Si-Photonik
CMOS-Bildsensoren — Ultraflache, defektarme Epi-Ready-Wafer mit Getterung für BSI- und gestapelte CIS-Architekturen
Epi-Substrate — Stark dotierte N+- oder P+-Substrate mit Epi-Ready-Oberfläche für dicke Epitaxieschichten in diskreten Leistungs- und HF-Bauelementen

Qualität & Zertifizierung

Jedes Los wird mit Analysezertifikat geliefert: Widerstandskarte, Dotierungsprüfung, XRD, Dickenkarte, Rauheitsmessung, Partikelzählung.

Unser QM-System ist nach ISO 9001:2015 zertifiziert und entspricht vollständig den SEMI M1–M83-Standards. Jeder Prozess — vom Kristallwachstum bis zur Endkontrolle — ist auf Ihre Bestell- und Chargennummer rückverfolgbar. Wir bewahren Rückstellmuster jeder Charge 5 Jahre lang für Ursachenanalyse und kontinuierliche Verbesserung auf.

Benötigen Sie kundenspezifische Materialspezifikationen?

Teilen Sie uns Widerstand, Dotierung, Orientierung, Dicke und Oberflächenfinish mit — Angebot innerhalb von 24 h.

ISO 9001:2015 SEMI-Standards Vollständige Zertifizierung Kundenspezifikationen