Ultra-dünne / Taiko-Wafer
Ultra-dünne Wafer (bis 20μm) für 3D-IC, Leistungsbauelemente. Taiko-Prozess mit Stabilitätsring.
Was ist ultradünnes Wafer-Thinning?
Ultradünnes Wafer-Thinning ist die mechanische, chemische und plasmabasierte Reduzierung eines Silizium-Wafers mit Standarddicke (725–775μm) auf Enddicken bis hinunter zu 20μm — dünner als ein menschliches Haar. Diese Fähigkeit ist grundlegend für moderne Halbleiter-Packaging-Technologien wie 3D-IC-Stapelung, Through-Silicon Vias (TSVs), rückseitig beleuchtete Bildsensoren und Hochspannungs-Leistungsbauelemente, bei denen eine geringere Substratdicke direkt zu niedrigerem elektrischem Widerstand, verbesserter Wärmeableitung und reduzierter Package-Höhe führt.
Konventionelles Backgrinding kann einen Wafer auf etwa 50–100μm reduzieren, doch unterhalb dieser Schwelle wird der Wafer zu fragil für die Handhabung — er verformt sich unter seinem Eigengewicht und zerbricht bei der geringsten mechanischen Störung. Der von DISCO Corporation entwickelte Taiko-Prozess löst dieses Problem, indem ein Stützring in voller Dicke (2–3mm breit) am Waferrand verbleibt und nur der zentrale Bauelementbereich gedünnt wird. Dieser Ring wirkt als Strukturrahmen und ermöglicht dem Wafer die nachfolgenden Lithografie-, Ätz-, Abscheidungs- und TSV-Bildungsschritte ohne Carrier-Bonding.
Bei GINECHIP bieten wir das gesamte Spektrum der Wafer-Verdünnung an — vom Standard-Backgrind (100–200μm) über ultradünn (20μm) bis zum Taiko-Prozess (minimal gedünnter Bereich 30μm) für Durchmesser von 200mm und 300mm. Unser Verdünnungs-Workflow integriert Grobschliff, Feinschliff, CMP oder Trockenpolieren, Spannungsabbau und Dicing-Tape-Laminierung — alles unter Class-1-Reinraumbedingungen mit vollständiger Messtechnik in jeder Stufe.
Der Taiko-Wafer-Prozess
Der Taiko-Prozess (benannt nach der japanischen Trommel, deren Form er ähnelt) dünnt den zentralen Bereich des Wafers selektiv, während am Rand ein Ring in voller Dicke verbleibt. Diese elegante Lösung bietet mechanische Steifigkeit ohne die Kosten und Komplexität des temporären Carrier-Bondings und Debondings.
Der ungedünnte äußere Ring wirkt als Strukturrahmen. Er erhält die Wafersteifigkeit, verhindert Kantenabplatzungen und ermöglicht die Handhabung des Wafers durch Standard-Fab-Automation — ohne Carrier.
Der vertiefte zentrale Bereich durchläuft die vollständige Verdünnungssequenz: Grobschliff → Feinschliff → Spannungsabbau → CMP. Hier werden TSVs, Rückseitenmetall und Die-Stacking ausgeführt.
Die Vorderseitenprozessierung wird auf Wafern voller Dicke vor dem Dünnen abgeschlossen. Während des Backgrinds wird auf der Vorderseite ein Schutzband aufgebracht. Die Bauelementschicht bleibt während der gesamten Verdünnungssequenz intakt.
Stufen des Wafer-Verdünnungsprozesses
Die Herstellung ultradünner Wafer folgt einem sequenziellen mehrstufigen Prozess. Jede Stufe erfüllt eine bestimmte Anforderung: Materialabtrag, Schadensminimierung, Oberflächenqualität, mechanische Integrität und sichere Handhabung. Das Überspringen oder unzureichende Ausführen einer Stufe beeinträchtigt Die-Festigkeit und Ausbeute.
Grobschliff
Hochratiger Silizium-Materialabtrag mit grobkörniger Diamantscheibe (#320–#600)
Grobschliff entfernt den Großteil des Siliziums — typischerweise 600–700μm — bei hohen Vorschubgeschwindigkeiten. Eine grobkörnige Diamantscheibe erzeugt erhebliche oberflächennahe Schäden (Mikrorisse, Versetzungen), die sich 3–5μm in das Silizium erstrecken. Diese Schadschicht muss in nachfolgenden Schritten entfernt werden, um die Die-Festigkeit wiederherzustellen.
Feinschliff
Feinkörnige Scheibe reduziert die Tiefe oberflächennaher Schäden (#2000–#8000)
Eine feinkörnige Diamantscheibe entfernt die stark geschädigte Siliziumschicht, die beim Grobschleifen entsteht, und reduziert die Tiefe der oberflächennahen Schädigung um 70–80%. Spindeldrehzahl, Vorschubgeschwindigkeit und Kühlmitteldurchfluss werden eng geregelt, um neue Schäden zu minimieren. Der Wafer verlässt diese Stufe mit mattem Finish und einem TTV von typischerweise < 3μm.
CMP / Trockenpolieren
Chemisch-mechanisches oder Trockenpolieren bis zum Spiegelfinish
CMP liefert die geringste Oberflächenrauheit (< 0.5nm RMS) und beseitigt restliche Schleifspuren. Trockenpolieren ist eine Alternative für Wafer, die nasse Chemie nicht vertragen (z. B. fertige MEMS-Strukturen). Die Wahl zwischen CMP und Trockenpolieren ist anwendungsabhängig — CMP wird für TSV-Reveal und Rückseitenmetallisierung bevorzugt; Trockenpolieren eignet sich für MEMS und einige Leistungsbauelemente.
Spannungsabbau
Nassätzen oder Plasmaentfernung der mechanisch geschädigten Siliziumschicht
Der Spannungsabbau ist der wichtigste einzelne Schritt für die Die-Festigkeit. Selbst Feinschliff hinterlässt eine Rest-Schadschicht, die beim Vereinzeln und Packaging als Rissausgangspunkt wirkt. Ein kontrolliertes isotropes Ätzen entfernt diese Schicht vollständig und erhöht die Bruchfestigkeit des Dies von ~400 MPa (geschliffen) auf > 800 MPa — eine 2-fache Verbesserung, die für zuverlässiges Thin-Die-Packaging unerlässlich ist.
Dicing-Tape-Laminierung
UV- oder thermisch ablösbares Tape-Mounting für sichere Handhabung beim Vereinzeln
Nach dem Dünnen und Spannungsabbau wird der Wafer rückseitig mit Dicing-Tape laminiert und auf einen starren Rahmen montiert. UV-Tapes verlieren ihre Haftung bei UV-Belichtung (typischerweise 365nm, 200–500 mJ/cm²), was ein sauberes Die-Pick-up nach der Vereinzelung ermöglicht. Thermisch ablösbare Tapes lösen sich bei erhöhter Temperatur (120–180°C). Die Tape-Auswahl hängt von Die-Größe, nachgelagertem Montageprozess und thermischem Budget ab.
Technische Spezifikationen
| Parameter | Verfügbarer Bereich / Werte |
|---|---|
| Wafer Diameter | 200mm (8″), 300mm (12″) |
| Starting Thickness | 725μm (200mm), 775μm (300mm) — standard prime |
| Minimum Final Thickness | 20μm (conventional backgrind), 30μm (Taiko ring) |
| Taiko Ring Width | 2–3mm from wafer edge, full original thickness retained in ring |
| TTV After Thinning | < 2μm (within thinned area), < 3μm overall (conventional) |
| Surface Roughness After CMP | < 0.5nm RMS (AFM, 1×1μm scan) — mirror finish |
| Sub-Surface Damage (SSD) | < 1μm after stress relief; < 0.2μm after CMP finish |
| Die Strength (3-Point Bend) | > 800 MPa (stress-relieved); > 400 MPa (rough grind only) |
| Dicing Tape Type | UV-release (PO, PET base), thermal-release, non-UV (standard) |
| Backside Metal | Ti/Ni/Ag, Ti/Ni/Au, AuSn solder — sputtered or evaporated, on request |
| Wafer Type | Standard, HR-Si, SOI device layer thinning, SiGe, GaAs-on-Si |
Anwendungen & Marktsegmente
3D-IC & Advanced Packaging
Ultra-thin wafers (30–100μm) enable through-silicon via (TSV) formation, die stacking with microbumps, and chip-on-wafer hybrid bonding for HBM memory and chiplet architectures. Taiko ring provides mechanical integrity during TSV processing.
Power Devices (IGBT/MOSFET)
Thinned IGBTs and power MOSFETs (60–120μm) reduce on-state resistance (Ron) and improve thermal impedance to the heatsink. Backside grinding enables field-stop and punch-through vertical device structures.
Back-Side Illuminated (BSI) Sensors
CMOS image sensors requiring back-side illumination must be thinned to 5–20μm so that photons reach the photodiode from the back surface. Taiko wafer processing is the industry-standard approach for BSI CIS production.
Stacked Memory (HBM / NAND)
High-bandwidth memory and 3D NAND flash stacks use ultra-thin die (30–50μm) to maximize the number of die per package within a fixed z-height. Thinning uniformity is critical for consistent bond-line thickness.
Discrete & RF Power
RF LDMOS, GaN-on-Si HEMT, and discrete power diodes on thinned substrates (50–100μm) improve thermal dissipation and reduce source inductance for better RF gain and efficiency.
Flexible & Medical Electronics
Silicon thinned below 30μm becomes mechanically flexible. Used in implantable medical sensors, neural probes, and conformable electronics where substrate compliance is required.
Messtechnik & Qualitätssicherung
Die Messtechnik für dünne Wafer ist außerordentlich anspruchsvoll, da standardmäßige Kontakt- und Kapazitätsmessgeräte Wafer unter 100μm zerbrechen können. Unser Protokoll kombiniert berührungslose optische Verfahren mit destruktiver Stichprobenprüfung, um ein vollständiges Qualitätsbild zu liefern.
Benötigen Sie ultradünne oder Taiko-Wafer?
Geben Sie Waferdurchmesser, Ziel-Dicke, Taiko-Ring-Anforderung, Präferenz für den Spannungsabbau und Dicing-Tape-Typ an — unsere Verdünnungsspezialisten erstellen innerhalb von 24 Stunden einen Prozessqualifizierungsplan und ein Angebot.