CMP-Bonding-Wafer
CMP-polierte Siliziumwafer mit einer Oberflächenrauheit unter 0.2nm RMS für Hybrid Bonding, Fusionsbonden und DBI. Qualitäten mit Cu/SiO₂, SiO₂/SiO₂ und Direct Bond Interconnect für 3D-IC-, HBM4- und CIS-Stacking.
Übersicht
CMP-Bonding-Wafer (chemisch-mechanisches Polieren) sind das Basissubstrat für Hybrid Bonding, Fusionsbonden und Direct Bond Interconnect (DBI) — die entscheidenden Enabler für 3D-IC-Stacking, HBM4-Speicher und fortschrittliche CMOS-Bildsensoren. Diese Wafer durchlaufen eine Präzisions-CMP, um Oberflächenrauheit unter 0.2nm RMS, Cu-Pad-Recess-Kontrolle innerhalb 1–5nm und eine Gesamtdickenvariation unter 1μm zu erreichen — Spezifikationen, die für void-freies Wafer-zu-Wafer-Bonden mit hoher Ausbeute unerlässlich sind.
GINECHIP liefert CMP-Bonding-Wafer in den Qualitäten Cu/SiO₂-Hybrid-Bonding, SiO₂/SiO₂-Fusionsbonden und DBI-kompatibel. Unsere Wafer sind in Durchmessern von 100mm bis 300mm erhältlich, wobei die CMP-Prozesse auf Ihr spezifisches Pad-Layout, Ihre Musterdichte und Ihre Bonding-Anforderungen abgestimmt werden. Jeder Wafer durchläuft eine umfassende Messtechnik, einschließlich AFM-Oberflächenrauheit, Cu-Dishing-Profilometrie, TXRF-Metallkontaminationsanalyse und Oberflächenenergiemessung.
Bonding-Typen
Cu/SiO₂ Hybrid Bonding
Höchste DichteCMP-polierte Wafer mit vertieften Cu-Pads (Recess 1–5nm) in einer SiO₂-Dielektrikummatrix. Beim Hybrid Bonding bei Raumtemperatur verbinden sich die SiO₂-Oberflächen zunächst über Van-der-Waals-Kräfte, anschließend expandieren die Cu-Pads während der Temperung (200–400°C) und bilden eine hermetische, leitfähige Verbindung. Dies ermöglicht Interconnect-Pitches bis hinunter zu 1μm — die höchste Dichte aller Bonding-Technologien. Kritisch für 3D-IC-Stacking, rückseitig beleuchtete CMOS-Bildsensoren und HBM3E/HBM4-Speicherstapel.
Fusion Bonding (SiO₂/SiO₂)
Hermetische VersiegelungUltraglatte (< 0.2nm RMS) SiO₂-Oberflächen werden bei Raumtemperatur gebondet und anschließend getempert (300–1,100°C), um eine kovalente Si-O-Si-Bindung zu bilden. Keine Zwischenschicht — die Bond-Grenzfläche ist von Bulk-SiO₂ nicht zu unterscheiden. Bietet hermetische Versiegelung und nahezu keinen Wärmewiderstand. Wird für die SOI-Waferfertigung, MEMS-Wafer-Level-Packaging und Silizium-Photonik-Integration eingesetzt.
Direct Bond Interconnect (DBI)
Hybrid-BondEine proprietäre Hybrid-Bonding-Technologie (DBI von Adeia/Xperi), bei der CMP-planarisierte Cu- und Dielektrikumsoberflächen bei Raumtemperatur gebondet und anschließend getempert werden. Das entscheidende Unterscheidungsmerkmal ist das Design der vertieften Cu-Pads, das Cu-Oxidation verhindert und ein ausbeutestarkes, void-freies Bonding über ganze Wafer ermöglicht. DBI ist der De-facto-Standard für 3D-gestapelte CMOS-Bildsensoren und aufkommende HBM4-Speicherstapel.
Technische Spezifikationen
| Parameter | Spezifikation |
|---|---|
| Material | Single-crystal silicon (CZ, FZ), SOI, thermal oxide, nitride-coated |
| Durchmesser | 100mm (4″), 150mm (6″), 200mm (8″), 300mm (12″) |
| Dicke | 200μm – 775μm (standard), 50μm – 100μm (ultra-thin) |
| Oberflächenrauheit (AFM RMS) | < 0.2nm (1×1μm scan), < 0.15nm (advanced CMP) |
| TTV (nach CMP) | ≤ 1μm (200mm), ≤ 2μm (300mm) |
| Cu-Dishing | < 30nm (standard), < 15nm (advanced) |
| Dielektrikum-Erosion | < 25nm (standard), < 10nm (advanced) |
| Bow / Warp | ≤ 20μm Bow, ≤ 25μm Warp (200mm post-CMP) |
| Partikel @ 0.2μm | ≤ 10 particles (post-CMP clean) |
| Oberflächenenergie | > 45 mN/m (hydrophilic activation), > 30 mN/m (hydrophobic) |
| Metallkontamination | Fe, Cu, Ni, Cr < 5×10¹⁰ atoms/cm² (TXRF) |
| CMP-Prozess | Cu CMP, oxide CMP, W CMP, Si CMP, STI CMP, ILD CMP |
| Post-CMP-Reinigung | Brush scrub, megasonic, cryogenic aerosol, or chemical clean |
| Randausschluss | 2mm (standard), 1mm (advanced), edge-bead removal available |
| Verpackung | Class 10 cleanroom vacuum-sealed single-wafer shipper with purge gas |
Anwendungen
Hybrid Bonding mit CMP-polierten Cu/SiO₂-Wafern ermöglicht Face-to-Face- und Face-to-Back-3D-Stacking von Logic-on-Logic, Memory-on-Logic und Sensor-on-Logic. Der mit Hybrid Bonding erreichbare Interconnect-Pitch unter 1μm ist 1.000× dichter als μ-Bump-Interconnects und ermöglicht eine beispiellose Bandbreitendichte (> 10 TB/s/mm²) zwischen gestapelten Dies.
HBM4-Speicherstapel der nächsten Generation wechseln von μ-Bump- auf Hybrid-Bonding-Interconnects und reduzieren den Bump-Pitch von 55μm auf < 10μm. CMP-Bonding-Wafer mit einer Oberflächenrauheit unter 0.2nm RMS und kontrolliertem Cu-Recess sind unerlässlich, um die für 16-Hi-HBM4-Stapel erforderliche Interconnect-Ausbeute von > 99.9% zu erreichen.
Hybrid Bonding ermöglicht die Trennung der Photodiodenschicht und der Ausleseschaltkreisschicht in gestapelten CMOS-Bildsensoren. Das CMP-gebondete Waferpaar stellt die Tausenden von Interconnects auf Pixelebene zwischen den beiden Schichten bereit, wobei die Bond-Grenzfläche optisch transparent und elektrisch leitfähig ist. Dies ist die dominierende CIS-Architektur für Smartphone-Kameras.
Das Fusionsbonden eines CMP-polierten Siliziumwafers auf einen oxidierten Handle-Wafer, gefolgt vom Smart-Cut-Prozess (Ionenimplantation + thermisches Spalten), erzeugt SOI-Wafer mit Bauelementschichtdicken von 50nm bis 1.5μm. Die CMP-Oberflächenqualität sowohl des Spender- als auch des Handle-Wafers bestimmt direkt die Qualität der SOI-Buried-Oxide-Grenzfläche.
Die heterogene Integration von III-V-Materialien (InP, GaAs) auf Silizium-Photonik-Schaltkreisen durch direktes Bonden erfordert CMP-planarisierte Oberflächen mit Subnanometer-Rauheit. Die Bond-Grenzfläche muss optisch transparent und mechanisch robust sein für Laserintegration, Modulatorfertigung und Photodetektor-Kopplung.
Fusions- und anodisches Bonden von CMP-polierten Kappenwafern auf MEMS-Bauelementwafer bietet hermetische, vakuumdichte Kapselung für Inertialsensoren, Drucksensoren und RF-MEMS-Schalter. Die CMP-Oberflächenbeschaffenheit gewährleistet void-freies Bonding über den gesamten Wafer, was für die Langzeitzuverlässigkeit hermetisch versiegelter MEMS-Bauelemente entscheidend ist.
Qualität & Messtechnik
AFM-Oberflächenrauheit
Rasterkraftmikroskopie über Scanflächen von 1×1μm, 10×10μm und 50×50μm. Oberflächenrauheit Ra < 0.2nm (1×1μm) für Fusionsbonden, Ra < 0.15nm (1×1μm) für fortgeschrittenes Hybrid Bonding. Cu-Pad-Recess (1–5nm) verifiziert durch AFM-Linienscan über die Pad-/Dielektrikum-Grenze.
Cu-Dishing- & Erosions-Profilometrie
Taststift- oder optische Profilometrie über Cu-Pad-Arrays mit variierender Musterdichte (10%–90%). Cu-Dishing < 30nm, Dielektrikum-Erosion < 25nm. Musterspezifische Dishing-Maps zur Vorhersage der Bond-Ausbeute werden bereitgestellt.
TXRF-Metallkontamination
Röntgenfluoreszenzspektroskopie mit Totalreflexion zur Analyse von Oberflächenmetallkontamination. Fe, Cu, Ni, Cr < 5×10¹⁰ atoms/cm². Entscheidend zur Vermeidung metallinduzierter Sperrschichtlecks und der Verschlechterung der Gateoxid-Integrität.
Kontaktwinkel / Oberflächenenergie
Kontaktwinkel-Goniometrie mit sessilem Tropfen unter Verwendung von DI-Wasser und Diiodmethan. Oberflächenenergie > 45 mN/m nach hydrophiler Aktivierung. Gewährleistet eine gleichmäßige Bond-Initiierung und -Ausbreitung über den Wafer.
Laser-Oberflächen-Partikelscan
Partikelinspektion mit 0.2μm Empfindlichkeit nach SEMI M53. Standardspezifikation: ≤ 10 Partikel. Engere Spezifikationen (≤ 5 @ 0.16μm) für Hybrid Bonding, wo ein einzelnes Partikel einen Void im Millimeterbereich verursachen kann.
TTV / Bow / Warp Interferometrie
Topografie über den gesamten Wafer nach CMP. TTV ≤ 1μm (200mm), Bow ≤ 20μm. Entscheidend für eine gleichmäßige Bondwellenausbreitung und zur Vermeidung nicht gebondeter Randbereiche.
Röntgen-Photoelektronenspektroskopie (XPS)
Chemische Oberflächenanalyse zum Nachweis von CMP-Rückständen (Slurry-Partikel, organische Inhibitoren, Korrosionsinhibitoren). Bestätigt Oberflächenreinheit und chemischen Zustand (z. B. Cu-Oxidationszustand) vor dem Bonden.
C-SAM-Bond-Grenzflächeninspektion
Akustische Rastermikroskopie im C-Modus zur Void-Erkennung nach dem Bonden. Void-Erkennung mit Auflösung < 5μm. Vollflächige Wafer-Void-Maps zur Bewertung der Bond-Qualität. Spezifikation der Bondflächenabdeckung > 99.9%.
Angebot für CMP-Bonding-Wafer anfordern
Geben Sie Ihren Bonding-Typ, Ihr Pad-Layout und Ihre Oberflächenspezifikationen für ein maßgeschneidertes Angebot an.