Halbleitersubstrate
Silizium, SOI, Verbindungen & kundenspezifische Wafer — vollständiges Portfolio 100–300 mm mit Engineering-Support.
Übersicht
Jedes Halbleiterbauelement — vom einfachsten MEMS-Sensor bis zum modernsten 3-nm-Logikprozessor — beginnt mit einem Substrat. Der Wafer ist nicht nur ein mechanischer Träger; seine Kristallperfektion, sein Dotierungsprofil, seine Oberflächenqualität und seine Dimensionstoleranzen bestimmen direkt Ausbeute, Leistung und Zuverlässigkeit des Bauelements. Das Substratportfolio von GINECHIP umfasst das gesamte Spektrum der Halbleitermaterialien: Silizium (CZ, FZ, MCZ), Silicon-on-Insulator (SOI), Verbindungshalbleiter (SiC, GaN, GaAs, InP), Glas und Quarz, beschichtete Substrate mit vorbeschichteten Schichten sowie Sondermaterialien einschließlich Saphir und Keramik.
Wir beliefern Halbleiter-Foundries, MEMS-Fabs, F&E-Labore, Universitäten und Packaging-Häuser in über 50 Ländern. Jede Substratcharge wird mit einem ISO-9001:2015-Konformitätszertifikat, vollständiger Chargenrückverfolgbarkeit bis zum Ingot oder Boule und umfassenden Messtechnikdaten geliefert — Widerstandskarten, Dickenprofile, kristallographische Verifizierung und Partikelzahlen. Ob Sie eine einzige Box Testwafer für die Prozessqualifizierung oder eine mehrjährige Liefervereinbarung für Produktionsmengen benötigen: Unser Substratteam bietet gleichbleibende Qualität, wettbewerbsfähige Preise und reaktionsschnellen technischen Support.
Über Katalogprodukte hinaus bietet GINECHIP vollständige Substrat-Anpassung: nicht standardmäßige Widerstände mit ±1 % Toleranzband, exotische Kristallorientierungen mit Sub-Grad-Off-Cut-Präzision, ingenieurmäßige Rückseiten-Filmstapel für Getterung oder Ätzstopp, kundenspezifische Flat-/Notch-Konfigurationen, laserbeschriftete Wafer-IDs und Multiparameter-Spezifikationen für anspruchsvolle Bauelementarchitekturen. Unsere Substrat-Ingenieure arbeiten direkt mit Ihrem Prozessintegrationsteam zusammen, um Anforderungen auf Bauelementebene in präzise Materialspezifikationen zu übertragen.
Substratkategorien
Silizium-Wafersubstrat
Basis-Si-Substrate: CZ, FZ, MCZ. 100–300 mm, P/N/intrinsisch. SSP, DSP, CMP, epi-ready. ⟨100⟩, ⟨111⟩, ⟨110⟩.
SOI-Wafer
SOI Smart Cut™ / BESOI. Device-Layer 50 nm–100 µm, BOX 100 nm–2 µm. 200/300 mm. HR-SOI, FD-SOI, PD-SOI.
Verbindungshalbleiter
SiC 4H/6H, GaN-on-Si/SiC, SI-GaAs, InP. HEMT-Epitaxie, SiC-MOSFET 650–1700 V.
Glassubstrate
Quarzglas, Borofloat®, AF32®, D263®, Quarz AT/SC. Transmission >90%. CTE 0,55–7,2 ppm/K. TGV-kompatibel.
Beschichtete Substrate
SiO₂ bis 2 µm, Si₃N₄ LPCVD, Poly-Si, Metalle (Al, Ti, Au, Pt, Cr), ONO-Stacks.
Weitere Materialien
Saphir, AlN (170–230 W/m·K), Al₂O₃ 96%/99,6%, LTCC/HTCC, SOI-auf-Saphir.
Ingots & Großhandel
Si-Ingots CZ/FZ, SiC-Boules. 100–300 mm. Mengenpreise. Charakterisierungsdaten.
Anpassungsdienste
Standard-Substrate für Standardbedarf. Für High-End-Devices: Custom — Widerstand, Dotierung, Orientierung, Dicke, Finish, Rückseite.
Materialanpassung
Dotierung, Widerstand, Orientierung. Toleranz ±1%.
Musteranpassung
Lithografie von Marken & Teststrukturen vor Versand.
Film- & Beschichtungsanpassung
Vorabscheidung von Oxiden, Nitriden, Metallen. Ein-, zwei-, mehrlagig.
Daisy-Chain-Wafer
Wafer mit Teststrukturen für Packaging-Zuverlässigkeit.
Dummy-Die-Fertigung
Mechanische Dies nach Ihrem Footprint. Für Package-Entwicklung und Temperaturwechseltests.
RDL-Bump-Wafer
RDL bis 2 µm L/S. Cu-Pillars oder Lotbumps.
Qualität & Spezifikationen
Substratqualität ist die Basis der Ausbeute. TTV → Defokus. Widerstandsstreuung → Mismatch. Partikel → Epitaxiefehler. Unser Programm: Eingangskontrolle, Metrologie, Reinraumverpackung.
| Qualitätsparameter | Spezifikation |
|---|---|
| TTV (Dickenvariation) | < 1,0 µm Standard; < 0,3 µm Premium. SEMI M1-0308. |
| Oberflächenrauheit (Ra / RMS) | Ra < 0,5 nm (AFM). Epi-ready: Laser ohne Haze. |
| Widerstandsgleichmäßigkeit | 4-Spitzen / Wirbelstrom. < ±3% Standard; < ±1% Custom. SEMI MF84. |
| Orientierungsgenauigkeit | XRD. Schnitttoleranz ±0,5° Standard; ±0,1° Präzision. SEMI M13. |
| Oberflächen-Partikelzahl | Surfscan ≥ 0,2 µm. < 10 Adder @ 0,3 µm (Prime). Defektkarten. |
| Bow, Warp & Ebenheit | Interferometrie. Bow < 30 µm, Warp < 40 µm (200 mm). SEMI M1/M53/M59. |
Zusatzzertifizierung: SEMI, RoHS, Konfliktmineralien, ITAR. Datenpaket CSV/PDF bei jeder Bestellung.
Substratauswahl-Leitfaden
Die Wahl des Substratmaterials ist die erste und wichtigste Entscheidung. Schlüsselparameter:
CZ-Si: MEMS, CMOS. Sauerstoff → Getterung. Alle Güten. 100–300 mm.
FZ-Si: O₂ < 1×10¹⁶ cm⁻³. > 1000 Ω·cm. HF, Photodetektoren, Leistungsbauelemente.
SOI: strahlungsfest, hochtemperatur. Leckage eliminiert, parasitäre Kapazität –50–80%.
SiC: Bandlücke ×3, Durchbruch ×10 vs Si. 650–1700 V MOSFET. 4H/6H, 100/150 mm.
GaN-Epitaxie auf Si / SiC. HF (5G, Radar), Leistungselektronik, LED.
GaAs / InP: direkte Bandlücke. Optoelektronik, mmWave, MMIC. SI-GaAs.
Glas/Quarz: Bio-MEMS, Mikrofluidik, Interposer. TGV. Quarzglas für DUV.
Saphir (Härte, Transparenz), AlN (170–230 W/m·K), Aluminiumoxid (Isolation).
Bereit, Ihr Substrat zu spezifizieren?
Nennen Sie Material, Durchmesser, Widerstand, Orientierung, Finish — Antwort mit Preis innerhalb 24 Stunden.