Silizium-Epitaxie-Wafer
Silizium-Epitaxie-Wafer mit CVD-Schichten 0,5–200μm. Für CMOS-Sensoren, MOSFETs, IGBTs. Gleichmäßigkeit ±1–3%.
Was sind Silizium-Epitaxiewafer?
Silizium-Epitaxie- (Epi-)Wafer sind technische Substrate, bei denen eine einkristalline Siliziumschicht — die Epischicht — mittels chemischer Gasphasenabscheidung (CVD) auf einem polierten Siliziumsubstratwafer aufgewachsen wird. Das entscheidende Merkmal der Homoepitaxie ist, dass die abgeschiedene Schicht die Kristallstruktur des darunterliegenden Substrats reproduziert und so eine atomare Ausrichtung über die Grenzfläche hinweg ermöglicht. Anders als bei Massivwafern, bei denen spezifischer Widerstand und Dotierung über die gesamte Dicke gleichmäßig sind, entkoppeln Epitaxiewafer die elektrischen Eigenschaften des aktiven Bauelementbereichs (Epischicht) vom mechanischen Trägersubstrat und ermöglichen so Bauelemententwürfe, die mit Massivsilizium allein nicht realisierbar wären.
GINECHIP liefert Epitaxiewafer mit kundenspezifischen Dotierungsprofilen: uniform (konstanter spezifischer Widerstand über die Epidicke), gradiert (Widerstandsübergang zwischen zwei Zielwerten), mehrschichtig (unterschiedliche Epi-Teilschichten mit verschiedener Dotierung) sowie Strukturen mit vergrabener Schicht, bei denen an der Grenzfläche Substrat/Epi ein stark dotierter Bereich für die vertikale Stromaufnahme erzeugt wird. Dicken von 0,5μm (ultradünn für fortgeschrittenes CMOS) bis 200μm (Driftbereiche von Leistungsbauelementen) werden in CVD-Reaktoren bei Atmosphärendruck oder reduziertem Druck mit enger Dicken- (±1%) und Dotierungsgleichmäßigkeit (±3%) über 300mm-Wafer gefertigt.
Jedes Epitaxiewafer-Los wird durch ein FTIR-Dickenmapping, Widerstandsmapping mittels Quecksilbersonde oder Vierpunktmessung, SRP (Spreading Resistance Profiling) für tiefenaufgelöste Trägerkonzentration, SIMS zur Verifizierung der Dotierungsart und XRD-Rocking-Curve-Analyse zur Bestätigung der einkristallinen Epiqualität qualifiziert. Ein vollständiges CoA wird mit jeder Lieferung aus ISO 9001:2015-zertifizierten Partnerfertigungen bereitgestellt.
Querschnittsarchitektur des Epi-Wafers
Einkristallines Silizium in Bauteilqualität, gewachsen durch CVD-Epitaxie. Kundenspezifische Dotierung (As/P/B), spezifischer Widerstand 0,01–1000 Ω·cm. Defektdichte < 0,5 Stapelfehler/cm² mit atomarer Grenzflächenausrichtung zum Substrat.
Abrupter oder gradierter Dotierungsübergang zwischen Substrat und Epischicht. Die Übergangsbreite wird durch Spülzyklen des Reaktors und Temperaturrampen gesteuert. An dieser Grenzfläche kann optional eine vergrabene Schicht (n⁺ oder p⁺) eingebracht werden.
Polierte einkristalline Siliziumsubstratscheibe, die mechanische Stütze bietet und bei vertikalen Bauelementen den niederohmigen Strompfad zum rückseitigen Kontakt. Die Substratdotierung wird unabhängig von der Epischicht gewählt.
Optionen für Epi-Dotierungsprofile
Das Dotierungsprofil durch die Epitaxieschicht ist der primäre Entwurfsparameter für Epitaxiewafer und bestimmt die elektrischen Eigenschaften der darauf gefertigten Bauelemente. GINECHIP bietet vier Dotierungsprofil-Konfigurationen passend zu Ihren Bauelementanforderungen.
Uniforme Dotierung
Konstanter spezifischer Widerstand über die gesamte Epidicke
Ein konstanter Dotiergasfluss während der CVD-Abscheidung ergibt einen gleichmäßigen spezifischen Widerstand. Dies ist das am häufigsten angeforderte Profil für Driftbereiche von Leistungs-MOSFETs, Absorptionsschichten von CMOS-Bildsensoren und Epischichten analoger ICs.
Gradierte Dotierung
Widerstandsübergang zwischen zwei Zielwerten
Der Dotiergasfluss wird während der Abscheidung rampenförmig erhöht, um einen kontrollierten Widerstandsgradienten zu erzeugen. Eingesetzt in PIN-Dioden zur Optimierung des Feldprofils und in Bipolartransistoren für eingebaute Driftfelder, die die Basis-Laufzeit verringern.
Mehrschichtig
Zwei oder mehr getrennte Epi-Teilschichten mit unterschiedlicher Dotierung
Sequenzielle Abscheidung mit Wechsel des Dotiergases zwischen den Schichten ermöglicht komplexe vertikale Dotierungsprofile. Unverzichtbar für Superjunction-MOSFETs mit alternierenden n/p-Säulen und IGBTs mit Feldstopp- und Pufferschichten.
Vergrabene Schicht
Stark dotierter Bereich an der Grenzfläche Substrat/Epi
Die vergrabene Subkollektor-Schicht wird vor der Epitaxie durch Hochdosis-Implantation oder Diffusion in das Substrat gebildet, gefolgt vom Epitaxie-Überwachsen. Die niederohmige vergrabene Schicht dient als Kollektorkontakt in vertikalen NPN-Bipolartransistoren für BiCMOS- und RF-HBT-Prozesse.
CVD-Epitaxie-Prozesschemie
Die Siliziumepitaxie erfolgt durch chemische Gasphasenabscheidung, bei der ein siliziumhaltiges Precursorgas an der Waferoberfläche thermisch zersetzt wird und Siliziumatome abscheidet, die sich epitaktisch auf dem Substratgitter anordnen. Die Wahl des Precursors bestimmt Abscheiderate, Temperaturfenster und Chlorchemie-Effekte.
| Parameter | Silan (SiH₄) | Dichlorsilan (SiH₂Cl₂) | Trichlorsilan (SiHCl₃) |
|---|---|---|---|
| Abscheidungstemperatur | 650–900°C | 1050–1150°C | 1100–1200°C |
| Druckbereich | Atmosphärendruck oder reduziert (10–100 Torr) | Atmosphärendruck oder reduziert (40–760 Torr) | Atmosphärendruck (760 Torr) |
| Abscheiderate | 0.2–2 μm/min (lower T) | 0,5–3 μm/min (moderat) | 1–5 μm/min (höchste) |
| HCl-Nebenprodukt | Keine | Ja (2 HCl pro abgeschiedenem Si) | Ja (3 HCl pro abgeschiedenem Si) |
| Empfindlichkeit gegenüber Musterverschiebung | Hoch (kein Cl-Ätzen) | Moderat (etwas Cl-Ätzen) | Niedrig (Cl-Ätzen kompensiert) |
| Unterdrückung der Autodotierung | Begrenzt (kein Cl-Abfangen) | Gut (HCl ätzt Oberflächendotierstoffe) | Ausgezeichnet (hohes Cl-Abfangen) |
| Dotierungseinbau | Hohe As/P/B-Einbaueffizienz | Moderat; durch Cl-Chemie gesteuert | Niedriger; starke Cl-Konkurrenz |
| Am besten geeignet für | Niedrigtemperatur-selektive Epitaxie, dünne Schichten, SiGe | Universelle Epitaxie, 100–200mm | Dicke Leistungsbauelement-Epitaxie, 150–200mm |
Anwendungen & Marktsegmente
CMOS Image Sensors (CIS)
High-resistivity p/p⁺ epitaxial wafers for backside-illuminated (BSI) CMOS image sensors. Thick, low-defect epi layers provide the photon absorption region with long carrier diffusion lengths and low dark current for high quantum efficiency.
Power MOSFETs & IGBTs
Thick n-type epi layers (10–150μm) on heavily-doped n⁺ substrates form the voltage-blocking drift region in vertical power MOSFETs, IGBTs, and super-junction devices. Epi resistivity directly determines breakdown voltage rating (BV<sub>DSS</sub>).
BiCMOS & RF Bipolar
Buried-layer epitaxy for BiCMOS processes: n⁺ sub-collector buried layer followed by n-type epi for the collector region. Enables high-f<sub>T</sub> SiGe HBTs with f<sub>max</sub> exceeding 300 GHz for mmWave RF front-ends.
Discrete Diodes & Rectifiers
Epitaxial Si wafers for PIN diodes, Schottky rectifiers, Zener diodes, and TVS protection devices. Custom epi resistivity and thickness profiles optimize forward voltage, reverse recovery, and breakdown characteristics.
MEMS on Epi
Epitaxial silicon as the structural layer in MEMS inertial sensors and pressure transducers. Epi-poly deposition on sacrificial oxide enables thick, low-stress polysilicon structural layers for surface micromachined accelerometers and gyroscopes.
Analog & Mixed-Signal ICs
High-resistivity epitaxial layers on low-resistivity substrates for analog ICs. The low-resistance substrate provides a solid ground plane while the high-resistivity epi reduces substrate coupling and crosstalk between analog blocks.
Radiation Detectors
Ultra-high-resistivity (>1 kΩ·cm) thick epitaxial wafers for silicon radiation detectors and particle physics sensors. Full depletion at moderate bias voltages enables high charge collection efficiency for X-ray, gamma, and charged-particle detection.
Advanced Memory Devices
Epitaxial silicon for DRAM cell capacitors, 3D NAND channel material, and emerging memory technologies (RRAM, MRAM). Defect-free epi surfaces enable high-quality gate dielectric growth and low leakage.
Technische Spezifikationen
| Parameter | Verfügbarer Bereich / Werte |
|---|---|
| Epi Layer Thickness | 0.5μm – 200μm (standard); ultra-thin 50nm on request |
| Thickness Uniformity | ±1% within-wafer (Std Dev on 300mm); ±2% on 200mm |
| Doping Species | Arsenic (n-type), Phosphorus (n-type), Boron (p-type) |
| Resistivity Range | 0.01 – 1000 Ω·cm (custom doping; ±3% uniformity on 300mm) |
| Doping Profile Types | Uniform, graded, multi-layer, buried layer (sub-collector) |
| Transition Width (sub/epi) | < 5% of epi layer thickness (abrupt interface control) |
| Substrate Wafer Diameters | 100mm (4″), 150mm (6″), 200mm (8″), 300mm (12″) |
| Substrate Orientations | 〈100〉, 〈111〉, 〈110〉; off-cut to ±0.5° on request |
| Substrate Resistivity | 0.001 – 10,000 Ω·cm (CZ or FZ; n-type or p-type) |
| Deposition Method | CVD epitaxy (SiH₄, SiHCl₃, SiH₂Cl₂); atmospheric or reduced pressure |
| Epi Defect Density | < 0.5 stacking faults/cm²; < 10 dislocations/cm² (Class 100 cleanroom) |
| Backside Treatment | Polished, etched, or polysilicon back-seal for autodoping suppression |
Messtechnik & Qualitätssicherung
Die Qualität von Epitaxiewafern wird durch ein Multi-Methoden-Charakterisierungsprotokoll verifiziert, das Dicke, Dotierung, Kristallqualität und Oberflächenqualität abdeckt. Jedes Los wird mit einem umfassenden Analysezertifikat ausgeliefert.
Bereit, Epitaxiewafer zu bestellen?
Geben Sie Ihre Epidicke, den spezifischen Widerstand (oder die Dotierungskonzentration), den Dotierungstyp, den Profiltyp (uniform/gradiert/mehrschichtig/vergrabene Schicht), Substratdurchmesser und -orientierung sowie die Menge an — unsere Epitaxie-Spezialisten erstellen innerhalb von 24 Stunden ein detailliertes Angebot mit Messtechnik-Spezifikationen.