Substrate
MEMS Prozess
Aufbereitung
Zubehör
Ressourcen
Technische Artikel
Unternehmen
Shop
10nm – 4μm SiO₂-Dickenbereich
±1% Gleichmäßigkeit Innerhalb des Wafers (Stdabw.)
>10 MV/cm Durchschlagsfestigkeit
100–300mm Waferdurchmesser
Online bestellen — stöbern Sie in dieser Kategorie in unserem Shop
Im Shop ansehen

Was ist thermisches Oxid auf Silizium?

Thermisches Siliziumdioxid (SiO₂) ist der Eckpfeiler-Dielektrikum der Silizium-Halbleitertechnologie — eine hochwertige, stöchiometrische Oxidschicht, die direkt auf einkristallinem Silizium gezüchtet wird, indem der Wafer bei erhöhten Temperaturen (800–1200°C) einer oxidierenden Atmosphäre ausgesetzt wird. Anders als abgeschiedene Oxide verbraucht thermisch gewachsenes SiO₂ das darunterliegende Silizium und erzeugt eine makellose Si/SiO₂-Grenzfläche mit außergewöhnlich niedriger Grenzflächenzustandsdichte (Dit < 10¹⁰ cm⁻²eV⁻¹). Diese unersetzliche Grenzflächenqualität hält thermisches SiO₂ seit über 50 Jahren im Herzen von MOSFET-Gate-Stacks, selbst als High-κ-Dielektrika es in fortgeschrittenen Nodes ergänzten.

GINECHIP liefert thermische Oxidwafer, die über alle drei etablierten Oxidationschemien hergestellt werden — trocken (O₂), nass (H₂O-Dampf) und pyrogen (H₂/O₂-Verbrennung) — die jeweils unterschiedliche Kompromisse bei Wachstumsrate, Filmdichte und elektrischer Qualität bieten. Dicken von 10nm (trockenes Oxid in Gate-Qualität) bis 4μm (Feldoxid und MEMS-Opferschichten) werden routinemäßig mit ±1% Gleichmäßigkeit innerhalb des Wafers gefertigt, verifiziert durch spektroskopisches Ellipsometrie-Mapping an 49 oder 81 Punkten pro Wafer.

Jede Charge thermischer Oxidwafer wird mit einem umfassenden Analysezertifikat (CoA) geliefert, das eine 49- oder 81-Punkt-Ellipsometrie-Dickenkarte, die Gleichmäßigkeit des Brechungsindex, C-V-(Kapazitäts-Spannungs-)Messungen für Oxidladung und Grenzflächenzustandsdichte sowie AFM-Oberflächenrauheits-Scans enthält. Nach ISO 9001:2015 zertifizierte Partneranlagen gewährleisten eine auf NIST-Standards rückführbare Prozesskontrolle.

Vergleich der thermischen Oxidationsprozesse

Die Wahl der Oxidationschemie bestimmt Filmdichte, Wachstumsrate, elektrische Qualität und Wasserstoffgehalt — Faktoren, die die Bauelementleistung und den Prozessdurchsatz direkt beeinflussen. Die folgende Tabelle fasst die wichtigsten Unterschiede zwischen den drei primären thermischen Oxidationsverfahren zusammen.

ParameterTrockenoxidation (O₂)Nassoxidation (H₂O-Dampf)Pyrogen (H₂/O₂-Brenner)
OxidationsmittelO₂ (molekularer Sauerstoff)H₂O (Wasserdampf)H₂O aus H₂ + O₂-Reaktion
Typische Temperatur850–1100°C900–1100°C800–1050°C
Wachstumsrate (1000°C)~8–15 nm/hr (100nm film)~60–100 nm/hr (100nm film)~50–90 nm/hr (100nm film)
Filmdichte2,27 g/cm³ (höchste)2,20 g/cm³ (etwas niedriger)2.24 g/cm³ (high)
Brechungsindex1.462 ± 0.0021.458 ± 0.0031.460 ± 0.002
Durchschlagsfestigkeit>12 MV/cm>10 MV/cm>11 MV/cm
Grenzflächenqualität (Dit)5×10⁹ – 2×10¹⁰ cm⁻²eV⁻¹1×10¹⁰ – 5×10¹⁰ cm⁻²eV⁻¹8×10⁹ – 3×10¹⁰ cm⁻²eV⁻¹
Feste Oxidladung (Qf)5×10¹⁰ – 2×10¹¹ cm⁻²1×10¹¹ – 5×10¹¹ cm⁻²8×10¹⁰ – 3×10¹¹ cm⁻²
WasserstoffgehaltSehr niedrig (kein H₂O verwendet)Mäßig (als Si–OH eingebaut)Niedrig–mäßig
Ätzrate (5:1 BHF)~90 nm/min~110 nm/min~100 nm/min
Filmpannung (kompressiv)–250 to –400 MPa–200 to –350 MPa–220 to –380 MPa
Am besten geeignet fürGate-Oxid, TunneloxidFeldoxid, OpferschichtenHochdurchsatz-Gate-/Feldoxid

Thermisches SiO₂/Si-Materialstapel

Thermisches SiO₂-Film Stöchiometrisches SiO₂ | 10nm–4μm

Hochwertiges thermisch gewachsenes Siliziumdioxid. Dicht (2,27 g/cm³ trocken), niedrige Pinhole-Dichte, ausgezeichnete Durchschlagsfestigkeit (>10 MV/cm) und hohe Chemikalienbeständigkeit.

Si/SiO₂-Grenzfläche Subnanometer-Übergang | 0,3–1nm

Atomar abrupte Grenzfläche mit Suboxid-Übergangsbereich (SiOx, x<2). Interface trap density Dit beträgt für trockenes Oxid nach Formiergas-Temperung bis zu 5×10⁹ cm⁻²eV⁻¹.

Siliziumsubstrat Czochralski (CZ) oder Float-Zone (FZ) Si | 100–300mm

Einkristallines Siliziumsubstrat. Erhältlich in allen Standarddurchmessern, Orientierungen, Dotierungstypen (n-Typ/p-Typ) und Widerstandsbereichen. Während des Wachstums werden etwa 44% der endgültigen Oxiddicke aus der Siliziumoberfläche verbraucht.

Die Deal–Grove-Oxidationskinetik

Die thermische Oxidation von Silizium folgt dem Deal–Grove-Modell, das das Oxidwachstum als Wettbewerb zwischen der Diffusion des Oxidationsmittels durch das vorhandene Oxid und der chemischen Reaktion an der Si/SiO₂-Grenzfläche beschreibt. Bei dünnen Oxiden (< 50nm) ist der Prozess reaktionsratenbegrenzt, und das Wachstum ist linear mit der Zeit; bei dicken Oxiden (> 200nm) wird er diffusionsbegrenzt, und das Wachstum folgt einem parabolischen Geschwindigkeitsgesetz.

Das linear-parabolische Modell wird ausgedrückt als: x²o + Axo = B(t + τ), wobei xo die Oxiddicke, B/A die lineare Geschwindigkeitskonstante, B die parabolische Geschwindigkeitskonstante und τ jedwedes anfängliche natürliche Oxid berücksichtigt. Beide Geschwindigkeitskonstanten folgen der Arrhenius-Temperaturabhängigkeit mit Aktivierungsenergien von ~2,0 eV (linear) und ~1,2 eV (parabolisch). Dieses Modell hat die Oxidationsprozess-Entwicklung über fünf Jahrzehnte geleitet und bleibt die Grundlage für das thermische SiO₂-Prozessdesign bei GINECHIP.

Anwendungen & Marktsegmente

⚡

Gate Oxide (MOSFET)

Ultra-thin thermal SiO₂ (2–20nm) as the critical gate dielectric in planar CMOS, power MOSFETs, and IGBTs. Carrier mobility at the Si/SiO₂ interface directly determines transistor drive current and switching performance.

🛡️

Diffusion Mask

Patterned thermal oxide blocks dopant diffusion during source/drain and well formation. Selectivity of >1000:1 for B, P, As in SiO₂ vs. Si at 900–1100°C. Fundamental to all planar silicon processing.

🔬

Etch-Stop & Release Layer

Thermal SiO₂ serves as a precise etch-stop for Si DRIE and as a sacrificial release layer in MEMS surface micromachining. HF selectivity against silicon enables clean structural release.

⚙️

MEMS Sacrificial Oxide

Thick thermal oxides (0.5–4μm) as sacrificial layers in polysilicon surface micromachining for accelerometers, gyroscopes, pressure sensors, and micro-mirror arrays.

🔨

Hard Mask for Etching

SiO₂ hard masks for deep silicon etching (DRIE Bosch process). Etch selectivity of >100:1 Si:SiO₂ in SF₆/C₄F₈ plasmas enables high-aspect-ratio structures exceeding 50:1.

📦

SOI Buried Oxide (BOX)

Thermal oxide as the insulating BOX layer in Bonded SOI (BESOI) and Smart Cut SOI technologies. Provides electrical isolation, radiation hardness, and latch-up immunity for RF-SOI and FD-SOI.

🌡️

Field Oxide (LOCOS/STI)

Thick thermal oxide (300–800nm) for inter-device isolation. LOCOS (Local Oxidation of Silicon) and STI (Shallow Trench Isolation) liner oxides define active areas and prevent parasitic channel formation.

💡

Optical Waveguide Cladding

Thermal SiO₂ lower cladding for silicon photonic waveguides. Low optical loss (<0.1 dB/cm at 1550nm) and high-index contrast with the Si core enable compact photonic integrated circuits.

Technische Spezifikationen

ParameterVerfügbarer Bereich / Werte
SiO₂ Thickness Range 10nm – 4μm (standard); up to 6μm on request
Thickness Uniformity ±1% within-wafer (Std Dev), ±2% wafer-to-wafer
Refractive Index (n) 1.46 ± 0.01 at 632.8nm (stoichiometric thermal SiO₂)
Dielectric Breakdown Strength >10 MV/cm (gate-quality dry oxide, 25°C)
Wafer Diameters 100mm (4″), 150mm (6″), 200mm (8″), 300mm (12″)
Wafer Orientations 〈100〉, 〈111〉, 〈110〉 (〈100〉 recommended for gate oxide)
Oxidation Methods Dry (O₂), Wet (H₂O vapor), Pyrogenic (H₂/O₂ torch)
Film Stress –200 to –400 MPa compressive (as-grown), adjustable via anneal
Etch Rate (5:1 BHF) ~100nm/min thermally grown; ~150nm/min deposited
Surface Roughness (RMS) < 0.2nm on Si/SiO₂ interface, < 0.5nm on SiO₂ surface
Ellipsometry Mapping 49-point and 81-point wafer maps with contour and 3D plots

Messtechnik & Qualitätssicherung

Die Qualität thermischer Oxidwafer wird bei jeder Charge durch ein Messtechnikprotokoll mit mehreren Verfahren verifiziert. Jede Lieferung enthält ein vollständiges Analysezertifikat mit quantitativen Daten für alle gemessenen Parameter.

Spektroskopisches Ellipsometrie-Mapping Ganzwafer-Dicken- und Brechungsindex-Mapping an 49 oder 81 Punkten. Sub-Å-Präzision mit 2D-Kontur- und 3D-Oberflächenplots. Standardlieferung für jede Wafercharge.
C-V-(Kapazitäts-Spannungs-)Analyse C-V-Kurven von MOS-Kondensatoren mit Quecksilbersonde oder aufgedampftem Al bei 100kHz und 1MHz. Extrahiert Oxidkapazität, Flatband-Spannung (VFB), feste Ladungsdichte (Qf) und Grenzflächenzustandsdichte (Dit). Gate-Qualitäts-Oxide werden bei jeder Charge gemessen.
AFM-Oberflächenrauheit Tapping-Mode-AFM über Scanbereiche von 1×1μm, 5×5μm und 10×10μm. RMS-Rauheit wird sowohl für die Oxidoberfläche als auch für die Si/SiO₂-Grenzfläche (nach HF-Strip) angegeben. Epi-ready-Qualität mit RMS < 0,5nm garantiert.
Filmpannungsmessung Laser-Scanning-Waferkrümmungsmethode (Stoney-Gleichung) vor und nach der Oxidation. Kompressive Spannung typischerweise –200 bis –400 MPa. Post-Oxidations-Temperung zur Spannungsreduzierung bei dicken Filmen verfügbar.
XPS (Röntgen-Photoelektronenspektroskopie) Chemische Zustandsanalyse zur Verifizierung der stöchiometrischen SiO₂-Zusammensetzung (Si-2p-Bindungsenergie 103,3–103,9 eV). Bestätigt das Fehlen von Suboxid- und siliziumreichen Bereichen. O:Si-Atomverhältnis bei 2,0 ± 0,05 verifiziert.
Durchschlagsprüfung Spannungsrampen- und Konstantstrom-Belastungstests an MOS-Kondensator-Teststrukturen. Durchschlagsfeld (Ebd), charge-to-breakdown (Qbd) und Weibull-Verteilungsanalyse für die Zuverlässigkeitsqualifizierung von Gate-Oxiden.

Bereit, Ihre thermischen Oxidwafer zu spezifizieren?

Teilen Sie uns Ihre Ziel-SiO₂-Dicke, das Oxidationsverfahren (trocken/nass/pyrogen), den Waferdurchmesser, den Dotierungstyp und die Menge mit — unsere Oxidprozess-Ingenieure erstellen innerhalb von 24 Stunden ein detailliertes Angebot mit Messtechnik-Spezifikationen und Lieferzeit.

ISO 9001:2015 SEMI M53-konform Trocken / Nass / Pyrogen 100mm – 300mm