CoPoS — Chip auf Panel auf Substrat
Panel-Level-Packaging ersetzt traditionelle runde Silizium-Interposer durch quadratische Glaspanels und erzielt 95%+ Flächenausnutzung sowie den 4,5-fachen Output von 12-Zoll-Wafern.
Übersicht
CoPoS (Chip-on-Panel-on-Substrate) stellt den nächsten Paradigmenwechsel im Advanced Packaging dar: der Übergang von runden 300-mm-Silizium-Interposern zu großen quadratischen Glaspanels. Durch den Ersatz des runden Silizium-Interposers durch ein 510×515 mm Glaspanel erhöht CoPoS die Anzahl der pro Substrat integrierbaren Dies drastisch, steigert die Flächenausnutzung von ~70% auf dem Wafer auf 95%+ auf dem Panel und liefert eine 4,5-fache Steigerung des Stückausstoßes pro Träger.
Dieser Panel-Level-Ansatz ist der kritische Pfad für KI-Chips, um die 9×-Reticle-Größengrenze zu durchbrechen und mehr HBM-Stacks zu integrieren. Da KI-Beschleuniger bei Die-Größe und Speicherbandbreite weiter wachsen, ermöglicht CoPoS die nächste Generation ultra-großer Interposer, die Wafer-Level-Packaging schlicht nicht aufnehmen kann.
Zentrale technologische Merkmale
Skalierung auf Panel-Ebene
510×515 mm Glaspanels ersetzen 300-mm-Siliziumwafer und liefern 4,5× mehr Fläche pro Träger. Das quadratische Format eliminiert die Randverluste, die der Verarbeitung runder Wafer eigen sind, und ermöglicht echte High-Volume-Fertigungsökonomie für Advanced Packages.
Glas-Kernsubstrat
Glas bietet überragende Formstabilität (CTE 3–8 ppm/K, einstellbar), nahezu verlustfreie Dielektrik (<0,005 @ 10GHz) und atomar glatte Oberflächen. Diese Eigenschaften machen Glas zum idealen Substrat für die schnellen, hochdichten Interconnects, die AI/ML-Chips erfordern.
TGV-Metallisierung (Through-Glass Via)
Through-Glass Vias mit 20–50 μm Durchmesser und Aspektverhältnissen bis 6:1 stellen die vertikalen elektrischen Verbindungen zwischen den RDL-Schichten her. Kupfergefüllte TGVs erreichen niedrigen Widerstand und hohe Zuverlässigkeit und ersetzen traditionelle TSV-Ansätze im Interposer.
Mehrschichtige RDL-Integration
Feinste Redistribution-Layer (L/S bis hinunter zu 0,4/0,4 μm) werden im Kupfer-Damascene-Verfahren auf dem Glaspanel aufgebaut. Mehrere RDL-Schichten ermöglichen komplexes Die-zu-Die-Routing für die Integration von HBM-, GPU- und I/O-Chiplets auf einem einzigen Panel.
GINECHIP-Lösungen
Vollständiges Sortiment an Glassubstraten in Panel-Qualität, darunter Borofloat 33, Quarzglas/Quarz und Einkristallquarz, erhältlich in kundenspezifischen Panelgrößen bis 510×515 mm.
Hochwertige Siliziumwafer für die Abscheidung der RDL-Seed-Schicht mit präziser Dickenkontrolle und Oberflächenrauheit <0,5 nm RMS für optimale Kupferhaftung.
Materiallieferung und Prozessberatung für die Bildung und Metallisierung von Through-Glass Vias, einschließlich Barriere-/Seed-Schichtabscheidung und Chemikalien für die Kupfergalvanik.
CMP-Politur, Dünnschichtabscheidung und Photolithographie, angepasst an Panel-Formate, unter Nutzung unserer Expertise in der Verarbeitung großformatiger Substrate.
Zielanwendungen
CoPoS ist für AI/ML-Beschleuniger, Prozessoren für Hochleistungsrechnen (HPC) und Netzwerk-Chips der nächsten Generation konzipiert, die ultra-große Interposer jenseits der 9×-Reticle-Größe erfordern. Die Technologie wird auch für fortschrittliche 2.5D-Packages eingesetzt, die mehrere HBM-Stacks mit großen Logik-Dies integrieren, wo das Panel-Format einen natürlichen Vorteil bei Durchsatz und Kosten bietet.
Starten Sie Ihre CoPoS-Entwicklung
Ob Sie Panel-Level-Packaging evaluieren oder in die Serienfertigung skalieren, GINECHIP verfügt über die Glassubstrate, Materialien und Verarbeitungsexpertise, um Ihre CoPoS-Roadmap zu unterstützen.